地址信号传输方法及存储器系统技术方案

本发明专利技术公开了一种地址信号传输方法及存储器系统，该地址信号传输方法，用以传输地址信号至存储器，地址信号被分为一原始最高位位（ＭｏｓｔＳｉｇｎｉｆｉｃａｎｔ?Ｂｉｔ，ＭＳＢ）群及一最低位位（Ｌｅａｓｔ?Ｓｉｇｎｉｆｉｃａｎｔ?Ｂｉｔ，ＬＳＢ）群。地址信号传输方法包括下列步骤。首先传输一ＭＳＢ群，此传输ＭＳＢ群包括一部份的原始ＭＳＢ群及一部份的此ＬＳＢ群。之后传输此ＬＳＢ群。

【技术实现步骤摘要】

本专利技术是有关于一种地址信号传输方法，且特别是有关于一种应用于串行式闪存 (Serial flash)的地址信号传输方法。
技术介绍
在现有的技术中，串行式闪存(Serial Flash)技术已存在，并被广泛地应用在各 种电子产品中。一般来说，串行式闪存经由其输出输入接脚(Pin)序列地接收存取指令及 地址信号，并收送存取数据。一般来说，串行式闪存经由频率信号接脚、芯片选择接脚、输入接脚及输出接脚来 分别接收频率信号、接收芯片选择信号、接收存取控制指令与地址信号及输出存取数据。以 串行式闪存的读取操作为例，芯片选择接脚接收的芯片选择信号CS持续地为低信号电平， 频率信号接脚接收频率信号SCLK，而读取串行数据包括以频率信号SCLK为基准(Clock Based)的8位(Bit)控制指令、24位地址信号及若干笔以8位读取数据，如图1所示。其 中在接收到地址信号后的6个缓冲周期(Dummy Cycle)中，闪存根据地址信号指示的起始 地址对闪存的存储器阵列进行读取操作。如此，以在η个缓冲周期后提供多笔以8位为单 位的读取数据。然而在上述例子中，闪存需在6个缓冲周期内完成致能字线(WordLine)电压、位 线(Bit Line)电压及感测对应的存储区块储存的数据等读取操作。一般来说，过短的读取 时间会导致读取结果容易发生错误。因此，如何在现有的通讯协议下争取更多的数据读取 时间为业界不断致力的方向之一。
技术实现思路
本专利技术是有关于一种存储器系统，其是应用多个输出输入接脚来接收地址数据。 本专利技术相关的存储器系统更根据存储器的存储容量来利用地址信号中若干闲置最高位位 (Most Significant Bit，MSB)来传输地址信号中最低位位(Least Significant Bit，LSB) 中部份的位。如此，相较于传统闪存，本专利技术相关的存储器系统可有效地争取更多的数据读 取时间。根据本专利技术的一方面，提出一种地址信号传输方法，用以传输地址信号至存储器， 地址信号被分为一原始最高位位(Most Significant Bit, MSB)群及一最低位位(Lest Significant Bit, LSB)群。地址信号传输方法包括下列步骤。首先传输一 MSB群，此MSB 群包括一部份的此原始MSB群及一部份的此LSB群。之后传输此LSB群。根据本专利技术的另一方面，提出一种存储器系统，包括存储器及主机端电路。主机端 电路根据存储器的存储器容量，决定一笔地址信号的一闲置MSB群及一正常位群。主机端 电路根据此笔地址信号的一取代位群取代此地址信号中的此闲置MSB群，以于第一传输期 间中输出此取代位群至存储器，并于第二传输期间中输出此正常位群至存储器。其中此取 代位群对应至此正常位中传输次序最后的位群。根据本专利技术的再一方面，提出一种地址信号传输方法，用以传输地址信号至存储 器，地址信号传输方法包括下列步骤。首先根据存储器的存储器容量决定地址信号的一闲 置MSB群及一正常位群。接着根据此笔地址信号的一取代位群取代地址信号中的此闲置 MSB群，其中此取代位群对应至此正常位群中传输次序最后的位群。然后于第一传输期间中 输出此取代位群至存储器。之后于第二传输期间中输出此正常位群至存储器。为让本专利技术的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式， 作详细说明如下。附图说明图1绘示传统串行式闪存的读取序列信号的时序图。图2绘示依照本专利技术实施例的存储器系统的方块图。图3绘示乃图2的存储器12的详细方块图。图4绘示乃存储器12的存储器阵列24的示意图。图5绘示存储器12的接脚电路的传输信号时序图。图6绘示存储器12的接脚电路的另--传输信号时序图。图7绘示存储器12的接脚电路的再--传输信号时序图。图8绘示存储器12的接脚电路的再--传输信号时序图。主要元件符号说明1 存储器系统12存储器14主机端电路IF界面P_SI/SI00、P_S0/SI01、P_WP#/SI02、3_H0LD#/SIP3 输出输入P_CS# 芯片选择信号接脚P」5CLK 频率信号接脚20地址信号产生器22=X译码器24存储器阵列26存储器页缓冲器28=Y译码器30感测电路32输出缓冲器38数据缓存器34高电压产生电路36控制电路Ma、Mb、Mc、Md 存储区块具体实施例方式本实施例的存储器系统是透过调整后的接口来进行地址信号的传输。本实施例的存储器系统包括存储器及主机端电路。主机端电路根据存储器的存储 器容量决定一笔地址信号的闲置最高位位(Most SignificantBit,MSB)群及正常位群。主 机端电路根据此笔地址信号的一取代位群取代地址信号中的此闲置MSB群，以于第一传输 期间中输出此取代位群至存储器，并于第二传输期间中输出此正常位群至存储器。其中，此 取代位群对应至此正常位群中传输次序最后的位群。请参照图2，其绘示依照本专利技术实施例的存储器系统的方块图。存储器系统1包括 存储器12及主机端电路14。存储器12例如为串行式闪存(Serial Flash)。主机端用以 经由接口 IF提供的存取指令Cm与地址信号S_ad至存储器12。请参照图3，其绘示乃图2的存储器12的详细方块图。存储器12包括接脚电路、 地址信号产生器20、X译码器22、存储器阵列24、存储器页缓冲器(Page Buffer) 26、Y译码 器28、感测电路30、输出缓冲器32、及数据缓存器38。请参照图4，其绘示乃存储器12的存储器阵列24的示意图。举例来说，存储器阵列 24包括4个存储区块Ma、Mb、Mc及Md，各存储区块Ma-Md的存储容量为32兆位(Megabit， MB)。换言之，存储器阵列24的存储容量为128MB。举例来说，存储器阵列以一个字节(Byte)为最小存取单位，存储器阵列24利用地 址信号S_ad来对存储器阵列24中的224 (128MB = 224 Bytes)个字节进行寻址。地址信号 S_ad包括24个位A0、A1、. . .、A23，其中位AO及A23分别为最低位位(Least Significant Bit, LSB)及最高位位(MostSignificant Bit, MSB)。举例来说，地址信号S_ad的数值 (000000) 16— (3FFFFF) 16-是对应至存储区块 Ma ；数值(400000) 16— (7FFFFF) 16-是 对应至存储区块Mb ；数值(800000) 16— (BFFFFF) 16-是对应至存储区块Mc ；数值 (C00000) 16— (FFFFFF) 16-是对应至存储区块 Md。据此，当位A22及A23 (即是地址信号S_ad的两个MSB)对应至数值00时，地址信 号S_ad指向存储器阵列24中的存储区块Ma ；当位A22及A23对应至数值01时，地址信号 S_ad指向存储器阵列24中的存储区块Mb ；当位A22及A23对应至数值10时，地址信号S_ ad指向存储器阵列24中的存储区块Mc ；当位A22及A23对应至数值11时，地址信号S_ad 指向存储器阵列24中的存储区块Md。—般串行式闪存多被应用为低存储容量(LoW Density)的应用场合中，举例来说， 存储区块Mb-Md为本文档来自技高网...

【技术保护点】
一种地址信号传输方法，用以传输一地址信号至一存储器，该地址信号具有一原始最高位位（ＭｏｓｔＳｉｇｎｉｆｉｃａｎｔＢｉｔ，ＭＳＢ）群及一最低位位（ＬｅｓｔＳｉｇｎｉｆｉｃａｎｔＢｉｔ，ＬＳＢ）群，其特征在于，该地址信号传输方法包括：传输一ＭＳＢ位群，该ＭＳＢ位群包括一部份该原始ＭＳＢ位群及一部份该ＬＳＢ位群；以及传输该ＬＳＢ位群。

【技术特征摘要】

【专利技术属性】
技术研发人员：林永丰，张坤龙，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]