半导体器件制造技术

实施方式提高半导体器件的特性。实施方式的半导体器件包含：封装基板(7)，包含封装部件(60)以及导电部(72)；半导体封装(1)，在封装部件(60)内设于封装基板7的第一面上且连接于导电部(72)；第一半导体芯片(2A)，在封装部件(60)内设于封装基板(7)的所述第一面上且具有第一端子(21A)；第二半导体芯片(2B)，在封装部件(60)内设于封装基板(7)的第一面上且具有第二端子(21B)；以及连接部件(5)，在封装部件(60)内将第一端子(21A)以及第二端子(21B)连接于导电部(72)。接于导电部(72)。接于导电部(72)。

【技术实现步骤摘要】
半导体器件
[0001]相关申请
[0002]本申请享受以日本专利申请2022－45005号(申请日：2022年3月22日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。


[0003]本专利技术的实施方式涉及一种半导体器件。

技术介绍

[0004]为了实现尺寸的缩小以及器件的高功能化，提出了各种封装构造的半导体器件。

技术实现思路

[0005]实施方式提供一种能够提高特性的半导体器件。
[0006]实施方式的半导体器件包含：封装基板，包含封装部件以及第一导电部；半导体封装，在所述封装部件内设于所述封装基板的第一面上且连接于所述第一导电部；第一半导体芯片，在所述封装部件内设于所述封装基板的所述第一面上且具有第一端子；第二半导体芯片，在所述封装部件内设于所述封装基板的所述第一面上且具有第二端子；以及连接部件，在所述封装部件内将所述第一端子以及所述第二端子连接于所述第一导电部。
附图说明
[0007]图1是表示包含实施方式的半导体器件的设备的示意图。
[0008]图2是表示第一实施方式的半导体器件的构造例的鸟瞰图。
[0009]图3是表示第一实施方式的半导体器件的构造例的俯视图。
[0010]图4是表示第一实施方式的半导体器件的构造例的俯视图。
[0011]图5是表示第一实施方式的半导体器件的构造例的剖面图。
[0012]图6是表示第一实施方式的半导体器件的电路构成的电路图。
[0013]图7是表示第二实施方式的半导体器件的构造例的鸟瞰图。
[0014]图8是表示第二实施方式的半导体器件的构造例的剖面图。
[0015]图9是表示实施方式的半导体器件的变形例的鸟瞰图。
[0016]图10是表示实施方式的半导体器件的变形例的剖面图。
具体实施方式
[0017]以下，一边参照图1至图10一边详细地说明实施方式的半导体器件。在以下的说明中，对具有相同的功能以及构成的要素赋予同一附图标记。
[0018]另外，在以下的各实施方式中，对于末尾附加了带有用于区别的数字/英文字母的参照附图标记的构成要素(例如电路、布线、各种电压以及信号等)，在其可以相互不进行区别的情况下，使用省略了末尾的数字/英文字母的记载(参照附图标记)。
[0019][实施方式][0020](1)第一实施方式
[0021]参照图1至图6对第一实施方式的半导体器件进行说明。
[0022](构成例)
[0023]图1是用于说明包含本实施方式的半导体器件100的设备的示意图。
[0024]如图1所示，本实施方式的半导体器件100设于某个电气设备EA内。例如电气设备EA是工业机械、电力转换装置、车载装置、家电装置、声学装置、影像装置、通信装置或者计算机系统等。
[0025]半导体器件100与一个以上的其他器件(例如另一半导体器件或者电子部件)800、801一同配置于模块基板(也称为母板或者印刷布线基板)900上。
[0026]模块基板900包含多个布线91、92、93以及多个端子95、96。
[0027]多个布线91、92、93设于模块基板900的表面上或者模块基板900的内部内。布线91、92、93的每一个连接于多个端子(连接器、插座或者插槽)95、96中的对应的一个以上的端子、或者模块基板900上的器件100、800、801。端子95、96的每一个被供给各种电压(例如电源电压或者接地电压)或者信号中的对应的任意一个。
[0028]半导体器件100连接于模块基板900的多个布线91、92。例如半导体器件100在模块基板900上经由布线91连接于端子95，或经由布线92连接于半导体器件800(或者电子部件801)。
[0029]半导体器件800例如包含半导体集成电路或者分立器件。另外，半导体器件800也可以是由多个芯片以及多个无源元件模块化后的装置。电子部件801例如是电容器、电感器、电阻体以及开关等那样的无源元件。
[0030]半导体器件800以及电子部件801经由布线93连接于端子96，或经由其他布线相互连接。
[0031]图2是用于说明本实施方式的半导体器件100的构造的示意性的鸟瞰图。图3是示意地表示本实施方式的半导体器件100的表面(一个主面)侧的构造的俯视图。图4是示意地表示本实施方式的半导体器件100的背面(另一个主面)侧的构造的俯视图。图5是示意地表示本实施方式的半导体器件100的剖面构造的剖面图。在图5中，示出了沿着图3的V－V线的剖面。
[0032]图6是用于说明本实施方式的半导体器件100的电路构成的电路图。
[0033]如图2至图5所示，本实施方式的半导体器件100包含一个半导体封装(也称为封装器件)1和两个半导体芯片2(2A、2B)。本实施方式的半导体器件100是表面安装型器件(SMD)。
[0034]一个半导体封装1以及半导体芯片2A、2B设于封装基板7上。半导体封装1以及半导体芯片2A、2B在封装基板7上被封装部件(也称为绝缘性树脂、密封树脂或者模制树脂)60覆盖。另外，在图2中，为了确保可视性，用单点划线的框表示封装部件60。
[0035]本实施方式的半导体器件100关于半导体封装1具有封装内封装(PiP)结构。
[0036]封装基板7包含基板部件79、引线框70、多个裸片焊盘71A、71B、多个电极72、73、74以及多个端子75A、75B、76、77。
[0037]基板部件79是绝缘体。例如基板部件79是绝缘性的有机物(例如聚酰亚胺)或者绝
缘性的陶瓷。基板部件79在封装基板7内支承引线框70、裸片焊盘71A、71B、电极72、73、74以及端子75A、75B、76、77。
[0038]引线框70、裸片焊盘71A、71B、电极72、73、74以及端子75A、75B、76、77相互分离。
[0039]引线框70、裸片焊盘71A、71B、电极72、73、74以及端子75A、75B、76、77包含铜(Cu)。
[0040]引线框70配置在设有电极73、74的区域与设有电极72的区域之间的区域内。
[0041]引线框70的上表面从基板部件79露出。
[0042]引线框70包含第一引线部701以及第二引线部702。两个引线部701、702是连续的一个导电体。
[0043]从Z方向观察时，第一引线部701具有在X方向上延伸的四边形状(线状)的形状。从Z方向观察时，第二引线部702具有在Y方向上延伸的四边形状(线状)的形状。从Z方向观察时，引线框70具有T字状(或者类似T字的形状)。另外，X方向是相对于封装基板7的表面平行的方向。例如X方向与两个半导体芯片2A、2B排列的方向平行。Y方向是相对于封装基板7的表面平行的方向，并且是与X方向交叉(例如正交)的方向。Z方向是相对于封装基板7的表面垂直的方向。
[0044本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，具备：封装基板，包含封装部件以及第一导电部；半导体封装，在所述封装部件内设于所述封装基板的第一面上，且连接于所述第一导电部；第一半导体芯片，在所述封装部件内设于所述封装基板的所述第一面上，且具有第一端子；第二半导体芯片，在所述封装部件内设于所述封装基板的所述第一面上，且具有第二端子；以及连接部件，在所述封装部件内将所述第一端子以及所述第二端子连接于所述第一导电部。2.根据权利要求1所述的半导体器件，其特征在于，所述连接部件包含：第一部分，设于所述第一端子上；第二部分，设于所述第二端子上；第三部分，设于所述第一导电部上；第四部分，设于所述第一部分的一端与所述第三部分的一端之间；以及第五部分，设于所述第二部分的一端与所述第三部分的另一端之间。3.根据权利要求1所述的半导体器件，其特征在于，所述连接部件包含：第六部分，在第一方向上延伸并横跨所述第一端子和所述第二端子，该第一方向与所述封装基板的表面平行；以及第七部分，设于所述第一导电部与所述第六部分之间。4.根据权利要求1所述的半导体器件，其特征在于，所述第一半导体芯片在第一方向上与所述第二半导体芯片并列，该第一方向与所述第一面平行，所述第一导电部设于所述第一半导体芯片与所述第二半导体芯片之间，所述封装基板还包含：第二导电部，包括第一引线部和第二引线部，该第二引线部与所述第一引线部连续，所述第一引线部经由第二方向上的所述半导体封装的下方而在所述第一方向上从所述封装基板的第一端部侧朝向所述封装基板的第二端部侧延伸，该第二方向与所述第一面垂直，所述第二引线部经由所述第二方向上的所述半导体封装的下方在第三方向上从所述第一引线部朝向所述第一导电部...

【专利技术属性】
技术研发人员：蔡誉宁，高桥佳子，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：