半导体器件以及半导体存储器件制造技术

实施方式提供晶体管特性优异的半导体器件以及半导体存储器件。实施方式的半导体器件具备：第1电极；第2电极；第1氧化物半导体层，其设置在第1电极与第2电极之间；栅电极，其与第1氧化物半导体层相对向；第2氧化物半导体层，其设置在栅电极与第1氧化物半导体层之间，与第1电极相分离；以及栅极绝缘层，其设置在栅电极与第2氧化物半导体层之间。与第2氧化物半导体层之间。与第2氧化物半导体层之间。

【技术实现步骤摘要】
半导体器件以及半导体存储器件
[0001]本申请享受以日本专利申请2022－041799号(申请日：2022年3月16日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。


[0002]本专利技术的实施方式涉及半导体器件以及半导体存储器件。

技术介绍

[0003]在氧化物半导体层形成沟道的氧化物半导体晶体管具有截止(off)动作时的沟道泄漏电流极小这一优异特性。因此，例如能够将氧化物半导体晶体管应用于动态随机访问存储器(Dynamic Random Access Memory，DRAM)的存储单元的开关晶体管。

技术实现思路

[0004]本专利技术要解决的技术课题在于提供晶体管特性优异的半导体器件。
[0005]实施方式的半导体器件具备：第1电极；第2电极；第1氧化物半导体层，其设置在所述第1电极与所述第2电极之间；栅电极，其与所述第1氧化物半导体层相对向；第2氧化物半导体层，其设置在所述栅电极与所述第1氧化物半导体层之间，与所述第1电极相分离；以及栅极绝缘层，其设置在所述栅电极与所述第2氧化物半导体层之间。
附图说明
[0006]图1是第1实施方式的半导体器件的示意剖视图。
[0007]图2是第1实施方式的半导体器件的示意剖视图。
[0008]图3是第1实施方式的半导体器件的示意剖视图。
[0009]图4是表示第1实施方式的半导体器件的制造方法的一个例子的示意剖视图。
[0010]图5是表示第1实施方式的半导体器件的制造方法的一个例子的示意剖视图。
[0011]图6是表示第1实施方式的半导体器件的制造方法的一个例子的示意剖视图。
[0012]图7是表示第1实施方式的半导体器件的制造方法的一个例子的示意剖视图。
[0013]图8是表示第1实施方式的半导体器件的制造方法的一个例子的示意剖视图。
[0014]图9是表示第1实施方式的半导体器件的制造方法的一个例子的示意剖视图。
[0015]图10是表示第1实施方式的半导体器件的制造方法的一个例子的示意剖视图。
[0016]图11是表示第1实施方式的半导体器件的制造方法的一个例子的示意剖视图。
[0017]图12是比较例的半导体器件的示意剖视图。
[0018]图13是表示比较例的半导体器件的制造方法的一个例子的示意剖视图。
[0019]图14是表示比较例的半导体器件的制造方法的一个例子的示意剖视图。
[0020]图15是表示比较例的半导体器件的制造方法的一个例子的示意剖视图。
[0021]图16是第2实施方式的半导体器件的示意剖视图。
[0022]图17是第2实施方式的变形例的半导体器件的示意剖视图。
[0023]图18是第3实施方式的半导体器件的示意剖视图。
[0024]图19是第4实施方式的半导体器件的示意剖视图。
[0025]图20是第5实施方式的半导体存储器件的等效电路图。
[0026]图21是第5实施方式的半导体存储器件的示意剖视图。
[0027]标号说明
[0028]12：下部电极(第1电极)、14：上部电极(第2电极)、16：第1氧化物半导体层、16a：第1部分、17：第2氧化物半导体层、18：栅电极、20：栅极绝缘层、100：晶体管(半导体器件)、200：晶体管(半导体器件)、300：晶体管(半导体器件)、400：晶体管(半导体器件)、500：半导体存储器(半导体存储器件)、CA：电容器。
具体实施方式
[0029]以下，参照附图对本专利技术的实施方式进行说明。此外，在以下的说明中，对相同或者相似的部件等标记同一标号，关于说明过一次的部件等，有时适当省略其说明。
[0030]另外，本说明书中，为了便于说明，有时使用“上”或者“下”这一用语。“上”或者“下”不过是表示附图内的相对的位置关系的用语，不是对相对于重力的位置关系进行规定的用语。
[0031]构成本说明书中的半导体器件和半导体存储器件的部件的化学组成的定性分析和定量分析，例如可以通过二次离子质量分析法(Secondary Ion Mass Spectrometry：SIMS)、能量分散型X射线分光法(Energy Dispersive X－ray Spectroscopy：EDX)、卢瑟福背散射分析法(Rutherford Back－Scattering Spectroscopy：RBS)来进行。另外，构成半导体器件和半导体存储器件的部件的厚度、部件间的距离、结晶粒径等的测定例如可以使用透射型电子显微镜(Transmission Electron Microscope：TEM)。。
[0032](第1实施方式)
[0033]第1实施方式的半导体器件具备：第1电极；第2电极；第1氧化物半导体层，其设置在第1电极与第2电极之间；栅电极，其与第1氧化物半导体层相对向；第2氧化物半导体层，其设置在栅电极与第1氧化物半导体层之间，与第1电极相分离；以及栅极绝缘层，其设置在栅电极与第2氧化物半导体层之间。
[0034]图1、图2以及图3是第1实施方式的半导体器件的示意剖视图。图2是图1的AA
’
剖视图。图3是图1的BB
’
剖视图。在图1中，将上下方向称为第1方向。在图1中，将左右方向称为第2方向。第2方向与第1方向垂直。
[0035]第1实施方式的半导体器件为晶体管100。晶体管100为在氧化物半导体中形成沟道的氧化物半导体晶体管。晶体管100设置为栅电极将形成沟道的氧化物半导体层包围。晶体管100为所谓的环绕栅极晶体管(Surrounding Gate Transistor，SGT)。晶体管100为所谓的纵型晶体管。
[0036]晶体管100具备下部电极12、上部电极14、第1氧化物半导体层16、第2氧化物半导体层17、栅电极18、栅极绝缘层20、下部绝缘层24以及上部绝缘层26。第1氧化物半导体层16包括第1部分16a。
[0037]下部电极12为第1电极的一个例子。上部电极14为第2电极的一个例子。
[0038]硅基板10例如为单晶硅。基板不限定于硅基板。基板例如也可以为硅基板以外的
半导体基板。基板例如也可以为绝缘基板。
[0039]下部电极12设置在硅基板10之上。在硅基板10与下部电极12之间设置有基板绝缘层22。
[0040]下部电极12作为晶体管100的源电极或者漏电极发挥功能。
[0041]下部电极12为导电体。下部电极12例如包含氧化物导电体或者金属。下部电极12例如为包含铟(In)、锡(Sn)以及氧(O)的氧化物导电体。下部电极12例如为氧化铟锡。下部电极12例如为包含钨(W)、钼(Mo)、铜(Cu)、铝(Al)、钛(Ti)或者钽(Ta)的金属。
[0042]下部电极12例如也可以具有多个导电体的层叠构造。
[0043]上部电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，具备：第1电极；第2电极；第1氧化物半导体层，其设置在所述第1电极与所述第2电极之间；栅电极，其与所述第1氧化物半导体层相对向；第2氧化物半导体层，其设置在所述栅电极与所述第1氧化物半导体层之间，与所述第1电极相分离；以及栅极绝缘层，其设置在所述栅电极与所述第2氧化物半导体层之间。2.根据权利要求1所述的半导体器件，所述第1氧化物半导体层与所述第1电极以及所述第2电极相接。3.根据权利要求2所述的半导体器件，所述第1氧化物半导体层包括：在与从所述第1电极朝向所述第2电极的第1方向垂直的面中由所述第1电极包围的第1部分。4.根据权利要求1所述的半导体器件，在所述第2氧化物半导体层与所述第1电极之间设置有所述栅极绝缘层。5.根据权利要求1所述的半导体器件，所述栅电极将所述第1氧化物半导体层包围。6.根据权利要求1所述的半导体器件，所述第1氧化物半导体层的化学组成与所述第2氧化物半导体层的化学组成不同。7.根据权利要求6所述的半导体器件，所述第2氧化物半导体层的铟即In的原子浓度比所述第1氧化物半导体层的铟即In的原子浓度高。8.根据权利要求6所述的半导体器件，所述第1氧化物半导体层的镓即Ga的原子浓度比所述第2氧化物半导体层的镓即Ga的原子浓度高。9.根据权利要求1～8中任一项所述的半导体器件，所述第2氧化物半导体层与所述第2电极相分离。10.根据权利要求9所述的半导体器件，在所述第2氧化物半导体层与所述第2电极之间设置有所述第1氧化物半导体层。11.一种半导体存储器件，具备：第1电极；第2电极；第1氧化物半导体层，其设...

【专利技术属性】
技术研发人员：佐久间惠子，盐川太郎，佐久间究，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：