RapidIO链路配置系统、方法及介质技术方案

本发明专利技术公开了一种RapidIO链路配置系统、方法及介质，属于航天测控领域，包括步骤：首先，中心节点对系统中通过RapidIO交换网络互连的任意节点，两两之间路由进行配置；其次，由FPGA接收节点进行与其相关通信节点的链路配置以及FPGA接收节点自身的链路配置。本发明专利技术提供了一种简单可靠，灵活性高，可以降低中心化节点与叶子节点耦合关系的RapidIO链路配置方案。案。案。

【技术实现步骤摘要】
RapidIO链路配置系统、方法及介质


[0001]本专利技术涉及航天测控
，更为具体的，涉及一种RapidIO链路配置系统、方法及介质。

技术介绍

[0002]随着航天事业的飞速发展，航天测控逐渐从单网扩展到组网，从地基延伸到天基，由单星测控到多星组合测控。航天测控由原来的业务单一到现在功能日益复杂，多功能、多业务相结合的态势，对数据高效处理的要求也提上了日程。测控系统中数据实时采集、分发、处理对设备间、芯片间互连总线的传输速率、可靠性以及实时性要求越来越高。传统的并行总线进行数据传输，已无法胜任大容量数据传输需求。

技术实现思路

[0003]本专利技术的目的在于克服现有技术的不足，提供一种RapidIO链路配置系统、方法及介质，在不增加软件复杂度的情况下，解决现有测控系统中采用中心化节点预先配置通信链路的方式，带来的人力维护成本高、可靠性低下的问题。可有效降低中心节点与叶子节点之间的强耦合关系，提高了系统的集成效率及可靠性。
[0004]本专利技术的目的是通过以下方案实现的：
[0005]一种RapidIO链路配置系统，包括中心节点、通信节点、RapidIO交换网络和接收节点，所述中心节点、通信节点及接收节点接入RapidIO交换网络；所述中心节点对系统中通过RapidIO交换网络互连的任意节点，两两之间路由进行配置；由接收节点进行与其相关通信节点的链路配置；接收节点接收用户输入的一个或多个通道通信链路配置信息后，通过RapidIO端口进行发送；所述接收节点通过RapidIO端口发送的配置信息，分两种情况进行；其一是配置FPGA接收节点自身的通道链路配置信息，经过RapidIO交换网络路由环回接收节点；其二是配置与接收节点通信的对端节点链路配置信息，经过RapidIO交换网络路由至通信节点。
[0006]进一步地，所述接收节点包括FPGA接收节点；所述中心节点为PPC类型；所述通信节点的数量为N，N为大于等于1的整数，且所述通信节点包括FPGA、DSP和PPC类型中的任一种或多种。
[0007]进一步地，所述中心节点通过1个4X或1X RapidIO端口接入RapidIO交换网络；通信节点1～N各通过1个4X或1X RapidIO端口接入RapidIO交换网络；FPGA接收节点通过1个4X RapidIO端口接入RapidIO交换网络；所述RapidIO交换网络中的芯片包括采用CPS1848芯片。
[0008]进一步地，当所述接收节点为FPGA接收节点，且FPGA接收节点包括RapidIO IP core、通道用户配置信息发送模块、M个通道用户配置信息接收模块、通道链路配置信息接收模块、X个通道链路配置信息接收解析模块，M、X均为大于等于1的整数。
[0009]一种RapidIO链路配置方法，基于如上所述的RapidIO链路配置系统，还包括如下
步骤：
[0010]首先，FPGA接收节点接收来自用户通道配置信息Ch1_User_Cfg_info～ChM_User_Cfg_info写入对应的通道用户配置信息接收模块1～M，经通道用户配置信息发送模块处理后，组成链路配置发送信息User_Cfg_info_data，通过RapidIO IP core发送至RapidIO交换网络，路由至相关的通信节点；
[0011]其次，FPGA接收节点接收来自RapidIO交换网络的数据，通过RapidIO IP core转换为RapidIO数据包RapidIO_Data，经通道链路配置信息接收模块处理后，分发至通道链路配置信息接收解析模块1～X，解析出对应的通道链路配置信息Ch1_Link_Cfg_info～ChX_Link_Cfg_info。
[0012]进一步地，所述FPGA接收节点通过RapidIO端口发送的配置信息，分两种情况进行：其一是配置FPGA接收节点自身的通道链路配置信息，经过RapidIO交换网络路由环回FPGA接收节点；其二是配置与FPGA接收节点通信的对端节点链路配置信息，经过RapidIO交换网络路由至通信节点1～N。
[0013]进一步地，所述FPGA接收节点中，通道用户配置信息发送处理流程在上电复位完成后进入初始状态；
[0014]监测通道用户配置信息包级FIFO空标识是否有效，有效则表示单个通道的用户配置信息未接收完成；无效则表示用户配置信息包级FIFO中有一个或多个通道用户配置信息接收完成，转入目标端RapidIO ID提取流程；
[0015]在目标端RapidIO ID提取流程完成后，转入当前通道配置信息组包流程；在当前通道配置信息组包流程完成后，经RapidIO IP core发送端口，发送至RapidIO交换网络，并返回初始状态。
[0016]进一步地，所述FPGA接收节点中，通道链路配置信息接收处理流程在上电复位完成后进入初始状态；
[0017]监测经RapidIO IP core接收的RapidIO数据包是否为链路配置信息数据包；如是则进入通道地址字段解析流程，并根据预置的每个通道地址段数值，将链路配置信息数据包分发至对应的通道链路配置信息接收解析模块1～X，并返回初始状态。
[0018]进一步地，监测经RapidIO IP core接收的RapidIO数据包是否为链路配置信息数据包；如否，则不对接收到的该RapidIO数据包做处理，并返回监测RapidIO数据包是否为链路配置信息数据包状态。
[0019]一种计算机可读存储介质，在可读存储介质中存储有计算机程序，所述计算机程序被处理器加载并执行如上任一项所述的方法。
[0020]本专利技术的有益效果包括：
[0021](1)本专利技术降低了人力维护成本，提高了系统集成效率。本专利技术通过FPGA接收节点配置通道链路信息的方式，实现系统中FPGA接收节点与其通信的各叶子节点之间一个或多个通道链路配置。系统中，叶子节点的增减以及一个或多个叶子节点间链路的增加或减少，不需要重新梳理系统中所有的链路配置信息，只需要通过更新FPGA接收节点以及与其通信叶子节点的配置信息。
[0022](2)本专利技术降低了中心节点与叶子节点的强耦合关系，提高了系统的可靠性。本专利技术通过FPGA接收节点配置与其通信各叶子节点通道链路信息的方式，替换了原设计中采用
中心节点链路预先梳理配置方式。中心化节点不再负责通道链路配置，当中心化节点出现故障时，也不会影响系统中FPGA接收节点与其通信叶子节点间链路配置的功能。
附图说明
[0023]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0024]图1为本专利技术实施例的RapidIO链路配置方法的示意图；
[0025]图2为图1的实现原理图；
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种RapidIO链路配置系统，其特征在于，包括中心节点、通信节点、RapidIO交换网络和接收节点，所述中心节点、通信节点及接收节点接入RapidIO交换网络；所述中心节点对系统中通过RapidIO交换网络互连的任意节点，两两之间路由进行配置；由接收节点进行与其相关通信节点的链路配置；接收节点接收用户输入的一个或多个通道通信链路配置信息后，通过RapidIO端口进行发送；所述接收节点通过RapidIO端口发送的配置信息，分两种情况进行；其一是配置FPGA接收节点自身的通道链路配置信息，经过RapidIO交换网络路由环回接收节点；其二是配置与接收节点通信的对端节点链路配置信息，经过RapidIO交换网络路由至通信节点。2.根据权利要求1所述的RapidIO链路配置系统，其特征在于，所述接收节点包括FPGA接收节点；所述中心节点为PPC类型；所述通信节点的数量为N，N为大于等于1的整数，且所述通信节点包括FPGA、DSP和PPC类型中的任一种或多种。3.根据权利要求2所述的RapidIO链路配置系统，其特征在于，所述中心节点通过1个4X或1X RapidIO端口接入RapidIO交换网络；通信节点1～N各通过1个4X或1X RapidIO端口接入RapidIO交换网络；FPGA接收节点通过1个4X RapidIO端口接入RapidIO交换网络；所述RapidIO交换网络中的芯片包括采用CPS1848芯片。4.根据权利要求1所述的RapidIO链路配置系统，其特征在于，当所述接收节点为FPGA接收节点，且FPGA接收节点包括RapidIO IP core、通道用户配置信息发送模块、M个通道用户配置信息接收模块、通道链路配置信息接收模块、X个通道链路配置信息接收解析模块，M、X均为大于等于1的整数。5.一种RapidIO链路配置方法，其特征在于，基于权利要求4所述的RapidIO链路配置系统，还包括如下步骤：首先，FPGA接收节点接收来自用户通道配置信息Ch1_User_Cfg_info～ChM_User_Cfg_info写入对应的通道用户配置信息接收模块1～M，经通道用户配置信息发送模块处理后，组成链路配置发送信息User_Cfg_info_data，通过RapidIO IP core发送至RapidIO交换网络，路由至相关的通信节点；其次，FPGA接收节点接收来自...

【专利技术属性】
技术研发人员：朱道山，高逸龙，
申请(专利权)人：中国电子科技集团公司第十研究所，
类型：发明
国别省市：