通过选择性金属沉积形成的无衬里硅通孔制造技术

本发明专利技术涉及通过选择性金属沉积形成的无衬里硅通孔，提供用于硅通孔的结构以及形成用于硅通孔的结构的方法。该结构包括衬底，该衬底具有沟槽以及与该沟槽接壤的多个表面。该结构还包括硅通孔，该硅通孔具有位于该沟槽内部的层。该层与该衬底的该些表面直接接触。该层与该衬底的该些表面直接接触。该层与该衬底的该些表面直接接触。

【技术实现步骤摘要】
通过选择性金属沉积形成的无衬里硅通孔


[0001]本揭示涉及半导体装置制造及集成电路，尤其涉及硅通孔的结构以及形成硅通孔的结构的方法。

技术介绍

[0002]具有硅通孔的三维集成电路已成为用于提供半导体制造工业中的垂直互连的技术。例如，硅通孔技术对于创建三维芯片堆叠的意义重大。在三维芯片堆叠中堆叠芯片缩短芯片至芯片通信的信号传输距离，并促进芯片间链接的数目大幅增加。
[0003]硅通孔可通过工艺来形成，该工艺在衬底中形成深沟槽、在该深沟槽的侧壁上沉积成核衬里(nucleation liner)，然后沉积钨，以填充该深沟槽。在该沉积钨与该深沟槽的侧壁之间布置的该成核衬里可包括例如钛与氮化钛双层。该成核衬里在其形成之后在600℃退火。该硅通孔形成工艺向该衬底施加相当大的应力，可能导致在后续处理期间(例如在自围绕该深沟槽的衬底区域移除沉积钨及成核衬里并平坦化该硅通孔的化学机械抛光期间)的弯曲及断裂。
[0004]需要改进的硅通孔的结构以及形成硅通孔的结构的方法。

技术实现思路

[0005]在本专利技术的一个实施例中，一种结构包括衬底，该衬底具有沟槽以及与该沟槽接壤的多个表面。该结构还包括硅通孔，该硅通孔具有位于该沟槽内部的层。该层与该衬底的该些表面直接接触。
[0006]在本专利技术的一个实施例中，提供一种形成硅通孔的方法。该方法包括：在衬底中形成沟槽，该衬底包括与该沟槽接壤的多个表面；以及在该沟槽内部形成层，以定义该硅通孔。该层直接接触该衬底的该多个表面。
附图说明
>[0007]包含于并构成本说明书的一部分的附图示例说明本专利技术的各种实施例，并与上面所作的有关本专利技术的概括说明以及下面所作的有关该些实施例的详细说明一起用以解释本专利技术的该些实施例。在该些附图中，类似的附图标记表示不同视图中类似的特征。
[0008]图1
‑
图4显示依据本专利技术的实施例处于处理方法的连续制造阶段的结构的剖视图。
具体实施方式
[0009]请参照图1并依据本专利技术的实施例，在衬底10的前表面12上形成硬掩膜16。衬底10可包含单晶半导体材料，例如单晶硅。在一个实施例中，衬底10可为包括半导体材料例如单晶硅的块体衬底。
[0010]硬掩膜16可包括由介电材料例如硼磷硅酸盐玻璃或二氧化硅组成的垫层，并可通
过光刻及蚀刻工艺图案化，以定义暴露衬底10的表面区域的开口。在此方面，可利用通过光刻形成的蚀刻掩膜来图案化硬掩膜16。该蚀刻掩膜可包括光阻层，该光阻层通过旋涂工艺施加、经预烘烤、暴露于通过光掩膜投射的光、曝光后烘烤，以及用化学显影剂显影，以定义要形成于硬掩膜16中的开口。接着，可使用蚀刻工艺(例如反应离子蚀刻工艺)来移除由该蚀刻掩膜中的该开口暴露的该垫层的部分，随后将其剥离，以在硬掩膜16中定义该开口。
[0011]可形成沟槽18，该沟槽从衬底10的前表面12穿入衬底10中给定的深度。在一个实施例中，沟槽18的深度可在从约10微米至约150微米的范围内变化，且沟槽18的宽度可在从约2微米至约6微米的范围内变化。依靠硬掩膜16作为蚀刻掩膜，通过蚀刻工艺在硬掩膜16中的该开口的位置可形成沟槽18。硬掩膜16中的该开口可略宽于沟槽18，以促进后续在沟槽18内部的层沉积，从而形成硅通孔。衬底10包括分别与沟槽18的侧壁及底部接壤并共同延伸的表面20、22。
[0012]请参照图2，其中，类似的附图标记表示图1中类似的特征，且在下一制造阶段，在沟槽18内部形成包含金属的层24。与用以形成硅通孔的传统沉积工艺相比，在形成沟槽18之后且在形成层24之前，未向接壤沟槽18的表面20、22预施加衬里(例如，黏附衬里、阻挡衬里、成核衬里，或其组合(例如，钛及氮化钛双层))。因此，后续形成的硅通孔在层24与衬底10的表面20、22之间没有衬里。相反，层24直接接触衬底10的表面20、22。
[0013]可利用位于衬底10的前表面12上的硬掩膜16形成层24。在一个实施例中，可通过选择性沉积工艺形成层24，其中，构成金属成核并形成于衬底10的表面20、22上，而不是硬掩膜16的介电材料上。在一个实施例中，沉积金属可为钨，其通过沉积工艺选择性沉积于衬底10的表面20、22上，该沉积工艺使用含钨前体及还原剂作为化学气相沉积工艺中的反应气体。在一个实施例中，沉积金属可为钨，其通过沉积工艺选择性沉积于衬底10的表面20、22上，该沉积工艺使用六氟化钨及氢作为化学气相沉积工艺中的反应气体。在该选择性沉积工艺中所使用的反应气体的气体混合物没有硅烷，硅烷存在于传统沉积工艺中。工艺条件可包括在约395℃至约420℃的范围内的衬底温度，在从约300标准立方厘米/分钟(sccm)至约400sccm的范围内变化的六氟化钨流速，约40托的腔室压力，以及在从约5500sccm至约9000sccm的范围内变化的氢流速。
[0014]以多阶段沉积层24，且该多阶段沉积工艺的每个阶段都由不同的还原反应表征。在一个实施例中，该多阶段沉积工艺可为完全选择性的，以使钨不会沉积于硬掩膜16上。在一个实施例中，该多阶段沉积工艺可为基本上选择性的，以使钨沉积于硬掩膜16上，但与通过非选择性沉积工艺沉积的钨的厚度相比为显著较薄的层。
[0015]层24初始通过还原反应形成，其中，六氟化钨与衬底10的半导体材料(例如，硅)反应，以较佳地沉积固体钨于沟槽18的表面20、22上。通过该硅还原反应形成四氟化硅作为废副产品。随着该硅还原反应进行，层24变厚。不过，该硅还原反应受到六氟化钨种(species)穿过层24的不断增加的厚度扩散至衬底10的能力的自我限制。层24的初始部分形成于表面20、22上，且随着厚度增加，层24的该初始部分最终阻止六氟化钨向表面20、22的显著扩散。
[0016]请参照图3，其中，类似的附图标记表示图2中类似的特征，且在下一制造阶段，继续在沟槽18内部形成层24，而不中断该沉积工艺，且沉积条件与用以形成层24的该初始部分的沉积条件相同。不过，形成层24的还原反应改变。具体地说，该还原反应转变以使六氟化钨与反应气体中的氢反应，以较佳地继续沉积固体钨于沟槽18内部。通过该氢还原反应
形成氟化氢作为废副产品。
[0017]该氢还原反应形成层24的内部部分，其设置于通过硅还原反应形成的层24(图2)的外部部分的内部。在一个实施例中，在该沉积工艺的氢还原反应部分结束之后，层24可填满沟槽18。在一个实施例中，层24可基本填满沟槽18。在一个实施例中，层24可不具有接缝。层24可在衬底10的前表面12下方由衬底10的表面20、22完全围绕。层24可包括上部分，其作为溢出物自沟槽18突出，在后续抛光工艺期间将其移除。
[0018]层24的金属(例如钨)可为多晶的，且层24可包括通过硅还原反应形成的外部部分以及通过氢还原反应形成的内部部分。在一个实施例中，层24的该内外部部分可由不同的平均粒度尺寸表征。在一个实施例中，层24的初始外部部分可由较小的粒度表征，而层24的内部部分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结构，其特征在于，包括：衬底，包括沟槽以及与该沟槽接壤的多个表面；以及硅通孔，包括位于该沟槽内部的层，该层与该衬底的该多个表面直接接触。2.如权利要求1所述的结构，其特征在于，该层包括与该多个表面邻接的第一部分，以及位于该第一部分内部的第二部分。3.如权利要求2所述的结构，其特征在于，该层的该第一部分具有第一平均粒度尺寸，且该层的该第二部分具有不同于该第一平均粒度尺寸的第二平均粒度尺寸。4.如权利要求2所述的结构，其特征在于，该层的该第一部分具有第一平均粒度尺寸，且该层的该第二部分具有大于该第一平均粒度尺寸的第二平均粒度尺寸。5.如权利要求1所述的结构，其特征在于，该层包括金属。6.如权利要求1所述的结构，其特征在于，该层包括钨。7.如权利要求1所述的结构，其特征在于，该层仅包含钨。8.如权利要求1所述的结构，其特征在于，该硅通孔在该层与该衬底的该多个表面间没有衬里。9.如权利要求1所述的结构，其特征在于，该硅通孔为单块连续钨。10.如权利要求1所述的结构，其特征在于，该硅通孔仅包括该层。11.如权利要求1所述的结构，其特征在于，该沟槽包括侧壁及底部，且该衬底的该多个表面与该沟槽的该侧壁及该底部共同延伸。12.如权利要求11所述的结构，其特征在于，该衬底为包括单晶硅的块体半导体衬底。...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：