半导体装置制造方法及图纸

半导体装置具备：引线框，具有包含第一上表面的第一框身部和与之连接的第一外引线；第一接线柱部，具有包含第二上表面的第二框身部和与之连接的第二外引线，第一框身部配置于第一外引线与第一接线柱部之间；第二接线柱部；半导体芯片，设于第一上表面之上，具有包含电极及控制电极的第四上表面和设于其上且包含设于电极之上的第一开口部及设于控制电极之上的第二开口部的绝缘膜；第一接合材料，设于第一上表面与半导体芯片之间，控制电极之下的第一接合材料部分的第一膜厚比设于第一接合材料部分之下的第一框身部的第一部分与第一外引线之间的第一框身部的第二部分之上的第二接合材料部分的第二膜厚薄；第一连接器；第二接合材料；第三接合材料。第三接合材料。第三接合材料。

【技术实现步骤摘要】
半导体装置
[0001]相关申请
[0002]本申请享受以日本专利申请第2022
‑
44756号(申请日：2022年3月19日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。


[0003]本专利技术的实施方式涉及半导体装置。

技术介绍

[0004]MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等具有半导体芯片的半导体装置被使用于电力转换等用途。例如，在上述的半导体装置是纵型的MOSFET的情况下，设于半导体芯片的上表面的源极电极例如与设于MOSFET之上的连接器连接。MOSFET的两面经由焊料与连接器、引线接合，但存在以下的情况：由于在焊料中包含空隙，使得MOSFET的散热性降低，成为安全动作区域变窄、难以应对热失控的构造。

技术实现思路

[0005]本专利技术提供安全动作区域较宽、可靠性较高的半导体装置。
[0006]实施方式的半导体装置具备：引线框，其具有第一框身部与第一外引线，该第一框身部具有第一上表面，该第一外引线连接于第一框身部；第一接线柱部，其具有第二框身部与第二外引线，该第二框身部具有第二上表面，该第二外引线连接于第二框身部，第一框身部被设为配置于第一外引线与第一接线柱部之间；第二接线柱部，其具有第三框身部与第三外引线，该第三框身部具有第三上表面，该第三外引线连接于第三框身部；半导体芯片，其设于第一上表面之上，具有第四上表面与绝缘膜，该第四上表面具有电极与控制电极，该绝缘膜设于第四上表面之上，具有设于电极之上的第一开口部与设于控制电极之上的第二开口部；第一接合材料，其设于第一上表面与半导体芯片之间，将第一上表面与半导体芯片接合，控制电极之下的第一接合材料部分的第一膜厚比在第一接合材料部分之下的第一框身部的第一部分与第一外引线之间设置的第一框身部的第二部分之上的第二接合材料部分的第二膜厚薄；第一连接器，其具有设于电极之上的第一端部与设于第二上表面之上的第二端部；第二接合材料，其设于电极与第一端部之间，将电极与第一端部接合；以及第三接合材料，其设于第二上表面与第二端部之间，将控制电极与第二端部接合。
附图说明
[0007]图1(a)、图1(b)是第一实施方式的半导体装置的俯视示意图。
[0008]图2(a)、图2(b)是第一实施方式的半导体装置的主要部分的剖面示意图。
[0009]图3是第一实施方式的半导体装置的主要部分的剖面示意图。
[0010]图4(a)、图4(b)是对第一实施方式的半导体装置的作用效果进行说明的剖面示意
图。
[0011]图5(a)、图5(b)是第二实施方式的半导体装置的主要部分的剖面示意图。
[0012]图6是第二实施方式的半导体装置的主要部分的俯视示意图。
[0013]图7(a)、图7(b)是用于第三实施方式的半导体装置的第一连接器的剖面示意图。
[0014]图8是第四实施方式的半导体装置的剖面示意图。
[0015]图9是第五实施方式的半导体装置的剖面示意图。
具体实施方式
[0016]以下，参照附图对本专利技术的实施方式进行说明。另外，在以下的说明中，对于相同的部件等，标注相同的附图标记，对于已经说明过一次的部件等，适当省略其说明。
[0017]在本说明书中，为了表示部件等的位置关系，将附图的上侧方向记述为“上”，将附图的下侧方向记述为“下”。在本说明书中，“上”、“下”的概念不一定是表示与重力方向的关系的词语。
[0018]<第一实施方式>
[0019]本实施方式的半导体装置具备：引线框，其具有第一框身部与第一外引线，该第一框身部具有第一上表面，该第一外引线连接于第一框身部；第一接线柱部，其具有第二框身部与第二外引线，该第二框身部具有第二上表面，该第二外引线连接于第二框身部，第一框身部被设为配置于第一外引线与第一接线柱部之间；第二接线柱部，其具有第三框身部与第三外引线，该第三框身部具有第三上表面，该第三外引线连接于第三框身部；半导体芯片，其设于第一上表面之上，具有第四上表面与绝缘膜，该第四上表面具有电极与控制电极，该绝缘膜设于第四上表面之上，具有设于电极之上的第一开口部与设于控制电极之上的第二开口部；第一接合材料，其设于第一上表面与半导体芯片之间，将第一上表面与半导体芯片接合，控制电极之下的第一接合材料部分的第一膜厚比在第一接合材料部分之下的第一框身部的第一部分与第一外引线之间设置的第一框身部的第二部分之上的第二接合材料部分的第二膜厚薄；第一连接器，其具有设于电极之上的第一端部与设于第二上表面之上的第二端部；第二接合材料，其设于电极与第一端部之间，将电极与第一端部接合；以及第三接合材料，其设于第二上表面与第二端部之间，将控制电极与第二端部接合。
[0020]图1(a)、图1(b)是本实施方式的半导体装置100的俯视示意图。图1(a)是本实施方式的半导体装置100的俯视示意图。图1(b)是图示了本实施方式的半导体芯片10、绝缘膜12、第二接合材料20以及第四接合材料80的俯视示意图。图2(a)、图2(b)是本实施方式的半导体装置100的主要部分的剖面示意图。图2(a)是图1(a)中的A
‑
A
’
剖面的示意图。图2(b)是图1(a)中的B
‑
B
’
剖面的示意图。
[0021]使用图1(a)、图1(b)以及图2(a)、图2(b)，对本实施方式的半导体装置100进行说明。
[0022]引线框2是配置半导体芯片10的包含Cu(铜)等导电性材料的部件。引线框2具有第一框身部3与第一外引线6。第一框身部3具有第一上表面4。在第一上表面4之上设有半导体芯片10。第一外引线6连接于第一框身部3。第一外引线6用于连接半导体芯片10与未图示的外部电路。
[0023]这里，定义X方向、与X方向垂直地交叉的Y方向和与X方向及Y方向垂直地交叉的Z
方向。第一上表面4与XY面平行地配置。
[0024]第一接线柱部(第一引线接线柱、源极引线接线柱)54具备第二框身部58与第二外引线56。第一接线柱部54包含Cu等导电性材料。第二框身部58具有第二上表面57。这里，第一框身部3被设为配置在第一外引线6与第一接线柱部54之间。第二外引线56用于连接半导体芯片10与未图示的外部电路。
[0025]第二接线柱部(第二引线接线柱、栅极引线接线柱)64具备第三框身部68与第三外引线66。第三框身部68具有第三上表面67。第二接线柱部64包含Cu等导电性材料。这里，例如，第一框身部3被设为配置在第一外引线6与第二接线柱部64之间。第三外引线66用于连接半导体芯片10与未图示的外部电路。
[0026]例如，第二接线柱部64与第一接线柱部54邻接地设置。例如，第二接线柱部64与第一接线柱部54并列地设置。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，具备：引线框，其具有第一框身部与第一外引线，该第一框身部具有第一上表面，该第一外引线连接于所述第一框身部；第一接线柱部，其具有第二框身部与第二外引线，该第二框身部具有第二上表面，该第二外引线连接于所述第二框身部，所述第一框身部被设为配置于所述第一外引线与所述第一接线柱部之间；第二接线柱部，其具有第三框身部与第三外引线，该第三框身部具有第三上表面，该第三外引线连接于所述第三框身部；半导体芯片，其设于所述第一上表面之上，具有第四上表面与绝缘膜，该第四上表面具有电极与控制电极，该绝缘膜设于所述第四上表面之上，具有设于所述电极之上的第一开口部与设于所述控制电极之上的第二开口部；第一接合材料，其设于所述第一上表面与所述半导体芯片之间，将所述第一上表面与所述半导体芯片接合，所述控制电极之下的第一接合材料部分的第一膜厚比在所述第一接合材料部分之下的所述第一框身部的第一部分与所述第一外引线之间设置的所述第一框身部的第二部分之上的第二接合材料部分的第二膜厚薄；第一连接器，其具有设于所述电极之上的第一端部与设于所述第二上表面之上的第二端部；第二接合材料，其设于所述电极与所述第一端部之间，将所述电极与所述第一端部接合；以及第三接合材料，其设于所述第二上表面与所述第二端部之间，将所述控制电极与所述第二端部接合。2.根据权利要求1所述的半导体装置，其特征在于，所述第二膜厚与所述第一膜厚之差为15μm以上。3.根据权利要求1所述的半导体装置，其特征在于，在所述第二开口部之下以及距所述第二开口部为1mm以内的距离的范围之...

【专利技术属性】
技术研发人员：川城史义，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：