基于IPD技术的低插损带通滤波器制造技术

本发明专利技术公开基于IPD技术的低插损带通滤波器。本发明专利技术主要由电路层、环绕在电路层周围的接地环、介质层构成。电路层包括第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第八电容、第一电感、第二电感、第三电感。通过采用新型的电路拓扑结构，实现低插损性能，其中通过采用两个LC串并联单元在高频带外产生三个零点，并且在两个LC串并联单元之间引入一个接地电容使得低频带外也可产生一个零点，同时采用LC串联结构在低频带外产生一个额外的零点，最后再通过两个LC串并联单元之间的接地电容来提高匹配性能，以此来实现低插损的带通滤波器。损的带通滤波器。损的带通滤波器。

【技术实现步骤摘要】
基于IPD技术的低插损带通滤波器


[0001]本专利技术属于射频/微波/通信
，具体涉及基于IPD技术的低插损带通滤波器。

技术介绍

[0002]带通滤波器通过传播特定频率的信号，并且阻止其他频率的信号传播，因此在射频、微波以及通信
都发挥着十分重要的作用。同时，拥有平坦的通带，高带外抑制性能的带通滤波器，即性能优越的带通滤波器，能够大大提升整个系统的性能，
[0003]如今存在的带通滤波器设计主要有以下问题：1.基于微带线的结构和波导结构的带通滤波器，通尺寸较大不满足射频前端对小型化的需求；2.基于LTCC的带通滤波器虽然插损较小，但是尺寸大，也不满足小型化的需求；3.SAW和BAW虽然可以实现低插损和高带外抑制，但是受温度影响大，成本高。4.IPD滤波器虽然可以实现小型化但是矩形系数较小，即陡峭度不够好，因此无法兼顾插损和带外抑制。
[0004]因此，为了解决低插损的问题，本专利技术引入新的拓扑结构，从原理出发提出了一种新的拓扑结构，基于集成无源器件(Integrated Passive Device，IPD)技术构建了低插损的带通滤波器。

技术实现思路

[0005]本专利技术的目的在于针对传统工艺实现的带通滤波器插入损耗高、体积较大的问题，提供一种基于IPD技术的低插损带通滤波器，通过采用IPD工艺，实现滤波器的小型化；通过提出新颖的电路拓扑结构，实现滤波器的低插损性能，其中通过两个LC串并联单元结构的应用来在高频带外产生零点，以此拓宽了带通滤波器的阻带，也提高了滤波器的选择性。再引入一个LC串联谐振单元在低频带外产生零点，基于此新颖拓扑结构构建的带通滤波器可以满足当前射频/微波/通信
的需求。
[0006]本专利技术采用的技术方案如下：
[0007]一种基于IPD技术的低插损带通滤波器，包括：
[0008]电路层(1)；
[0009]接地环(2)，环绕电路层(1)设置；
[0010]介质层(3)；
[0011]其中，所述电路层(1)包括第一焊盘(4
‑
1)、第二焊盘(4
‑
2)、第三焊盘(4
‑
3)、第一电容(51)、第二电容(52)、第三电容(53)、第四电容(54)、第五电容(55)、第六电容(56)、第七电容(57)、第八电容(58)、第一电感(61)、第二电感(62)、第三电感(63)；第一焊盘(4
‑
1)为信号输入端，第二焊盘(4
‑
2)为信号输出端，第三焊盘(4
‑
3)与接地环(2)连接；
[0012]第一电容(51)的一端、第一电感(61)的一端、第二电感(62)的一端分别与第一焊盘(4
‑
1)连接；第一电感(61)的另一端与第七电容(57)的一端连接，第七电容(57)的另一端与接地环(2)连接；第一电容(51)的另一端与第二电容(52)的一端连接，第二电容(52)的另
一端与第三电容(53)的一端、第四电容(54)的一端、第三电感(63)的一端连接后连接至第八电容(58)的一端，第三电容(52)的另一端与第二电感(62)的另一端连接，第八电容(58)的另一端与接地环(2)连接；第四电容(54)的另一端与第五电容(55)的一端连接，第三电感(63)的另一端与第六电容(56)的一端连接，第五电容(55)的另一端与第六电容(56)的另一端连接后接第二焊盘(4
‑
2)；
[0013]所述第一电容(51)、第二电容(52)、第三电容(53)、第二电感(62)和第四电容(54)、第五电容(55)、第六电容(56)、第三电感(63)构成两个LC串并联谐振单元，以此来实现对高频带外零点的调控。
[0014]所述第七电容(57)和第一电感(61)组成LC串联谐振，实现对低频带外零点的控制。
[0015]作为优选，第一电感(61)、第二电感(62)、第三电感(63)采用螺旋电感，螺旋电感的线宽随着电感圈数的增加逐渐增加或者减小，其形状不仅限于圆形、椭圆形、矩形、六边形、八边形等多边形；
[0016]作为优选，第一电容(51)、第二电容(52)、第三电容(53)、第四电容(54)、第五电容(55)、第六电容(56)、第七电容(57)、第八电容(58)采用平面电容，其结构不仅限于平行板结构、交指型、分形结构。
[0017]作为优选，所述介质层(3)的材质采用GaAs、Si或玻璃等半导体。
[0018]由第一电容(51)、第二电容(52)、第二电感(62)和第三电容(53)以及第四电容(54)、第五电容(55)、第三电感(63)和第六电容(56)构成两个LC串并联谐振单元，能够在高频带外产生三个零点；再通过第一电感(61)与第七电容(57)构成LC串联谐振器在低频带外产生一个零点；最后在两个LC串并联单元之间接入第八电容(58)来提高滤波器的匹配性能，同时也可以在低频带外再生成一个零点。低频零点主要由第一电感(61)与第七电容(57)调控，随着第一电感(61)与第七电容(57)增大，低频零点会往更低的频率移动。
[0019]本专利技术的有益效果为：
[0020](1)本专利技术采用IPD工艺，可以在实现滤波器的小型化的同时节约成本，因此可以批量生产；此外，本专利技术在保持尺寸较小的优势下仍能实现0.8dB的低插损。
[0021](2)本专利技术利用两个LC串并联谐振单元在高频产生零点，再结合一个LC串联谐振器在低频产生零点的新颖拓扑结构，可以大大降低滤波器的插损，同时拓宽了高频阻带。本专利技术通过两个LC串并联谐振结构的引入在高频带外添加零点，再引入LC串联谐振单元在低频引入零点；即通过多个零点的引入可以提高带通滤波器的选择性、灵活性，0
‑
10G不同频带都可适用，也可以提高带外抑制性能。
[0022](3)本专利技术采用八边形电感，减小面积的同时提高设计布局的灵活性，八边形电感四边均可伸缩，简化调参。
附图说明
[0023]图1为带通滤波器的拓扑结构图；
[0024]图2为带通滤波器整体模型示意图；
[0025]图3为带通滤波器各结构示意图；
[0026]图4为带通滤波器实施实例的S参数结果图。
[0027]图中：1、电路层；2、接地环；3、介质层；4
‑
1、第一焊盘；4
‑
2、第二焊盘；4
‑
3、第三焊盘；51、第一电容；52、第二电容；53、第三电容；54、第四电容；55、第五电容；56、第六电容；57、第七电容；58、第八电容；61、第一电感；62、第二电感；63、第三电感。
具体实施方式
[0028]为了更加清楚地说明本专利技术解决的问题、采用的技术方案和有益效果，下面结合图示说明本专利技术的具体实施方式，这里所描述的优选实施例子仅用于说明和解释本专利技术，并不用以限制本专利技术，凡是在本专利技术的精神和原则之内所做的修改、等同替换和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于IPD技术的低插损带通滤波器，包括：电路层(1)；接地环(2)，环绕在电路层(1)周围；介质层(3)；其特征在于，所述电路层(1)包括第一焊盘(4
‑
1)、第二焊盘(4
‑
2)、第三焊盘(4
‑
3)、第一电容(51)、第二电容(52)、第三电容(53)、第四电容(54)、第五电容(55)、第六电容(56)、第七电容(57)、第八电容(58)、第一电感(61)、第二电感(62)、第三电感(63)；第一焊盘(4
‑
1)为信号输入端，第二焊盘(4
‑
2)为信号输出端，第三焊盘(4
‑
3)与接地环(2)连接；第一电容(51)的一端、第一电感(61)的一端、第二电感(62)的一端分别与第一焊盘(4
‑
1)连接；第一电感(61)的另一端与第七电容(57)的一端连接，第七电容(57)的另一端与接地环(2)连接；第一电容(51)的另一端与第二电容(52)的一端连接，第二电容(52)的另一端与第三电容(53)的一端、第四电容(54)的一端、第三电感(63)的一端连接后连接至第八电容(58)的一端，第三电容(52)的另一端与第二电感(62)的另一端连接，第八电容(58)的另一端与接地环(2)连接；第四电容(54)的另一端与第五电容(55)的一端连接，第三电感(63)的另一端与第六电容(56)的一端连接，第五电容(55)的另一端与第六电容(56)的另一端连接后接第二焊盘(4
‑
2)；所述第一电容(51)、第二电容(52)、第三电容(53)、第二电感(62)和第四电容(54)、第五电容(55)、第六电容(56)、第三电感(63)构成两个LC串并联谐振单元，以此来实现对高频带外零点的调控；所述第七电容(57)和第一电感(61)组成LC串联谐振，实现对低频带外零点的控制。2.根据权利要求1所述基于IPD技术的低插损带通滤波器，其特征在于，由第一电容...

【专利技术属性】
技术研发人员：王高峰，张棋，齐延铸，曹芽子，
申请(专利权)人：杭州泛利科技有限公司，
类型：发明
国别省市：