本发明专利技术公开了一种发光二极管外延片及其制备方法、发光二极管，涉及半导体光电器件领域。其中，发光二极管外延片包括衬底，依次层叠于衬底上的缓冲层、非掺杂GaN层、N型GaN层、应力调制层、多量子阱层、电子阻挡层和P型GaN层；所述应力调制层包括依次层叠的位错填充层、过渡层和应力缓冲层；位错填充层为三维BN层和二维BGaN层交替层叠形成的周期性结构，过渡层为N型AlGaN层，应力缓冲层为YGaN层和GaN层交替层叠形成的周期性结构。实施本发明专利技术，可提升发光二极管外延片的发光效率和波长均匀性。光二极管外延片的发光效率和波长均匀性。光二极管外延片的发光效率和波长均匀性。
【技术实现步骤摘要】
发光二极管外延片及其制备方法、发光二极管
[0001]本专利技术涉及半导体光电器件领域，尤其涉及一种发光二极管外延片及其制备方法。
技术介绍
[0002]GaN基发光二极管是目前应用最广的发光二极管，但由于其缺乏同质衬底，往往采用异质衬底进行外延制备。异质衬底（如蓝宝石、Si、SiC、ZnO等）与GaN材质的外延材料之间存在较大的晶格失配和热失配，导致外延材料在生长过程中会受到较大的应力，且容易形成位错产生缺陷，从而降低发光二极管的光效。目前常用的方法是在外延层与衬底之间引入缓冲层，以缓解晶格失配。最为常见的是引入PVD制备的AlN层作为缓冲层，但专利技术人发现，在一些情况下（尤其是MQW区In组分较高时）虽然AlN层能降低位错密度，但是其并未明显提升发光效率。经分析认为，这主要是AlN层并不能有效地缓解MQW区的压应变，而压应变会形成极化电场，导致空穴电子分离，波函数重叠率降低，辐射复合率下降，发光效率下降，波长均匀性下降。
[0003]此外，GaN基发光二极管中，由于N型层产生的电子移动速度快，浓度高，P型层产生的空穴移动速度慢，浓度低，容易导致电子空穴的复合概率降低，降低发光效率。
技术实现思路
[0004]本专利技术所要解决的技术问题在于，提供一种发光二极管外延片及其制备方法，其可提升发光二极管的发光效率，波长均匀性。
[0005]本专利技术还要解决的技术问题在于，提供一种发光二极管。
[0006]为了解决上述问题，本专利技术公开了一种发光二极管外延片，包括衬底，依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、应力调制层、多量子阱层、电子阻挡层和P型GaN层；所述应力调制层包括依次层叠的位错填充层、过渡层和应力缓冲层；所述位错填充层为三维BN层和二维BGaN层交替层叠形成的周期性结构，所述过渡层为N型AlGaN层，所述应力缓冲层为YGaN层和GaN层交替层叠形成的周期性结构。
[0007]作为上述技术方案的改进，所述位错填充层的周期数为2~10，每个三维BN层的厚度为1nm~3nm，每个二维BGaN层的厚度为10nm~20nm；所述二维BGaN层中B组分占比为0.03~0.1。
[0008]作为上述技术方案的改进，所述N型AlGaN层的厚度为50nm~100nm，其N型掺杂浓度为1
×
10
18
cm
‑3~8
×
10
18
cm
‑3，Al组分占比为0.1~0.3。
[0009]作为上述技术方案的改进，所述应力缓冲层的周期数为10~20，每个YGaN层的厚度为2nm~5nm，每个GaN层的厚度为2nm~10nm；所述YGaN层中Y组分的占比为0.03~0.1。
[0010]作为上述技术方案的改进，所述GaN层的厚度为所述YGaN层厚度的1.2~1.5倍。
[0011]相应的，本专利技术还公开了一种发光二极管外延片的制备方法，用于制备上述的发
光二极管外延片，其包括：提供衬底，在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、应力调制层、多量子阱层、电子阻挡层和P型GaN层；所述应力调制层包括依次层叠的位错填充层、过渡层和应力缓冲层；所述位错填充层为三维BN层和二维BGaN层交替层叠形成的周期性结构，所述过渡层为N型AlGaN层，所述应力缓冲层为YGaN层和GaN层交替层叠形成的周期性结构。
[0012]作为上述技术方案的改进，所述三维BN层的生长温度为700℃~800℃，生长压力为300torr~600torr，V/B比为200~1000；所述二维BGaN层的生长温度850℃~1000℃，生长压力为50torr~200torr，V/III比为2000~3000，且B/III比为0.1~0.2。
[0013]作为上述技术方案的改进，所述N型AlGaN层的生长温度为950℃~1000℃，生长压力为100torr~500torr。
[0014]作为上述技术方案的改进，所述YGaN层的生长温度为800℃~900℃，生长压力为100torr~500torr；所述GaN层的生长温度为800℃~900℃，生长压力为100torr~500torr。
[0015]相应的，本专利技术还公开了一种发光二极管，其包括上述的发光二极管外延片。
[0016]实施本专利技术，具有如下有益效果：本专利技术的发光二极管外延片中，在N型GaN层和多量子阱层之间设置了应力调制层，其包括依次层叠的位错填充层、过渡层和应力缓冲层。位错填充层为三维BN层和二维BGaN层交替层叠形成的周期性结构，通过这种结构可更好地阻挡各种位错，使其发生扭转、湮灭，大幅降低了向多量子阱层延伸的位错的密度，避免在多量子阱层形成过多的非辐射复合中心。过渡层为N型AlGaN层，一者其可进一步降低位错密度，且阻止杂质向上延伸；二者通过N型掺杂可有效提高电子的横向扩展能力。应力缓冲层为YGaN层和GaN层交替层叠形成的周期性结构，这种结构可有效地释放应力，避免多量子阱层内积累过多的压应变，从而弱化了多量子阱层中的极化电场，提升了电子和空穴的辐射复合概率，提升发光效率和波长均匀性。同时，YGaN层与GaN层的生长条件相似（尤其是生长温度），可避免热应力的不利影响。
附图说明
[0017]图1是本专利技术一实施例中发光二极管外延片的结构示意图；图2是本专利技术一实施例中位错填充层的结构示意图；图3是本专利技术一实施例中应力缓冲层的结构示意图；图4是本专利技术一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
[0018]为使本专利技术的目的、技术方案和优点更加清楚，下面对本专利技术作进一步地详细描述。
[0019]参考图1~图3，本专利技术公开了一种发光二极管外延片，其包括衬底100、依次层叠于衬底100上的缓冲层200、非掺杂GaN层300、N型GaN层400、应力调制层500、多量子阱层600、
电子阻挡层700和P型GaN层800。其中，应力调制层500包括依次层叠于N型GaN层400上的位错填充层510、过渡层520和应力缓冲层530。
[0020]其中，位错填充层510为三维BN层511和二维BGaN层512交替层叠形成的周期性结构，通过该结构可使得残余位错发生多次扭折、湮灭，进而切断位错延伸通道，大幅降低延伸至多量子阱层600的位错密度。具体的，位错填充层510的周期数为2~15，示例性的为3、5、7、9、11或13，但不限于此。优选的为2~10。
[0021]其中，三维BN层511主要以岛状生长模式生长，即其包括多个间隔分布的岛，以引导后续二维BGaN层512的生长，切断位错缺陷。具体的，三维BN层511的厚度为0.5nm~5nm，当其厚度＜0.5nm时，所形成岛状结构的高度过低，难以有效湮灭位错；当其厚度＞5nm时，对电子的阻挡作用过强，进入多量子阱层600的电子少，降低发光效率。示例性的，三维BN层511的厚度为0.8nm、1.5nm、2.2nm、2.9nm、本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种发光二极管外延片，其特征在于，包括衬底，依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、应力调制层、多量子阱层、电子阻挡层和P型GaN层；所述应力调制层包括依次层叠的位错填充层、过渡层和应力缓冲层；所述位错填充层为三维BN层和二维BGaN层交替层叠形成的周期性结构，所述过渡层为N型AlGaN层，所述应力缓冲层为YGaN层和GaN层交替层叠形成的周期性结构。2.如权利要求1所述的发光二极管外延片，其特征在于，所述位错填充层的周期数为2~10，每个三维BN层的厚度为1nm~3nm，每个二维BGaN层的厚度为10nm~20nm；所述二维BGaN层中B组分占比为0.03~0.1。3.如权利要求1所述的发光二极管外延片，其特征在于，所述N型AlGaN层的厚度为50nm~100nm，其N型掺杂浓度为1
×
10
18
cm
‑3~8
×
10
18
cm
‑3，Al组分占比为0.1~0.3。4.如权利要求1所述的发光二极管外延片，其特征在于，所述应力缓冲层的周期数为10~20，每个YGaN层的厚度为2nm~5nm，每个GaN层的厚度为2nm~10nm；所述YGaN层中Y组分的占比为0.03~0.1。5.如权利要求4所述的发光二极管外延片，其特征在于，所述GaN层的厚度为所述YGaN层厚度的1.2~1.5倍。6.一种发...
【专利技术属性】
技术研发人员：郑文杰，曹斌斌，程龙，高虹，刘春杨，胡加辉，金从龙，
申请(专利权)人：江西兆驰半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。