一种适用于低精度时钟系统的高精度守时方法技术方案

本发明专利技术提供了一种适用于低精度时钟系统的高精度守时方法，所述方法通过利用低精度时钟系统内部低精度时钟和外部低精度时钟等比例误差，实现相对于GPS/BD时钟的精准补偿。本发明专利技术方法设计巧妙，利用简单地比例运算法则适用于低成本的配电网自动化设备的守时需求，满足故障分析等的高精度守时要求，对计算量的需求较小，不会增加CPU运算负荷，对原有性能功能无影响。无影响。无影响。

【技术实现步骤摘要】
一种适用于低精度时钟系统的高精度守时方法


[0001]本专利技术涉及电力系统配电网
，具体提供一种适用于低精度时钟系统的高精度守时方法。

技术介绍

[0002]目前电子设备一直保持着不断集成化、物理和环境痕迹减少的趋势，这意味着当前对更少消耗并在更宽的温度范围内保持精确时间的实时时钟需求仍将不断增长。配电网用户对供电可靠性的要求不断提高，对于故障分析的时标准确性提出了更高的要求。当设备中的模块不具备高精度时钟时，无法满足配电网多设备系统对顺序事件追忆的排序需求。从时钟芯片制造技术上看，更高的精度往往意味着功耗增加、成本的增加，但是配电网设备预算相对较低，与高性能的需求矛盾比较突出。

技术实现思路

[0003]本专利技术的技术任务是针对上述存在的问题，提供一种适用于低精度时钟系统的高精度守时方法。
[0004]本专利技术一方面，提供一种适用于低精度时钟系统的高精度守时方法，所述方法通过利用低精度时钟系统内部低精度时钟和外部低精度时钟等比例误差，实现相对于GPS/BD时钟的精准补偿。
[0005]更进一步的，所述低精度时钟系统是指安装于配电网线路的10kV配电自动化终端的时钟系统，系统具有内部时钟和外部时钟，外部时钟具有掉电保持功能。
[0006]更进一步的，所述低精度时钟系统内部时钟的晶振精度小于25ppm，外部时钟的晶振精度小于10ppm，但要求守时精度达到小于5ms。
[0007]更进一步的，所述方法的实现包括时钟校准和时钟守时：
[0008]所述时钟校准包括首次校准和二次校准两种类型；
[0009]所述时钟守时包括不掉电守时和掉电守时两种类型。
[0010]更进一步的，所述时钟校准的首次校准，采用长时校准方式，校准过程包括：
[0011]将系统接入GPS/BD秒脉冲后，启动校准操作，
[0012]逐步逼近调整外部时钟的时间，使其秒脉冲上升沿与GPS/BD秒脉冲上升沿误差小于或等于1ms，同步调整内部时钟秒脉冲上升沿与GPS/BD秒脉冲上升沿一致；
[0013]锁存依托于系统毫秒中断的自由计数器当前值，并停止接收处理GPS/BD秒脉冲；自由计数器为一个32bit的计数器；
[0014]运行2小时后，锁存GPS/BD秒脉冲上升沿、外部时钟秒脉冲上升沿以及内部时钟秒脉冲上升沿时刻的自由计数器数值；
[0015]计算出GPS/BD秒脉冲上升沿、外部时钟秒脉冲上升沿以及内部时钟秒脉冲上升沿三者锁存值之间的差值，并记录到掉电保存区。
[0016]更进一步的，所述时钟校准的二次校准，采用短时校准方式，校准过程包括：
[0017]将系统接入GPS/BD秒脉冲后，启动校准操作，
[0018]逐步逼近调整外部时钟的时间，使其秒脉冲上升沿与GPS/BD秒脉冲上升沿误差小于或等于1ms，
[0019]同步调整内部时钟秒脉冲上升沿与GPS/BD秒脉冲上升沿一致。
[0020]更进一步的，所述二次校准过程不改写GPS/BD秒脉冲上升沿、外部时钟秒脉冲上升沿以及内部秒脉冲上升沿三者锁存值之间差值的记录值。
[0021]更进一步的，所述时钟不掉电守时的守时过程包括：
[0022]所述时钟校准的首次校准完成后，系统不掉电时，监测外部时钟秒脉冲上升沿以及内部时钟秒脉冲上升沿差值，
[0023]按照所述GPS/BD秒脉冲上升沿、外部时钟秒脉冲上升沿以及内部时钟秒脉冲上升沿三者锁存值之间的差值比例关系计算出GPS/BD秒脉冲上升沿与内部时钟秒脉冲上升沿的理论差值；
[0024]当计算差值大于3ms时，对内部时钟秒脉冲上升沿进行调整，并同时对外部时钟芯片进行校时，采用逐次逼近的方式使外部时钟秒脉冲上升沿发生时刻与内部时钟秒脉冲上升沿发生时刻一致，以获得相对准确的时钟守时。
[0025]更进一步的，所述时钟掉电守时的守时过程包括：
[0026]系统重启后，从外部时钟读取当前时钟；
[0027]计算从上次掉电时刻到本次开机的时长；
[0028]根据2小时的GPS/BD秒脉冲上升沿与外部时钟秒脉冲上升沿差值记录值，调整系统内部时钟值；
[0029]对外部时钟进行校准，采用逐次逼近的方式外部时钟秒脉冲上升沿发生时刻与内部时钟秒脉冲上升沿发生时刻一致。
[0030]更进一步的，系统再次掉电前，所述时钟校准的首次校准完成后，系统不掉电时，监测外部时钟秒脉冲上升沿以及内部时钟秒脉冲上升沿差值，
[0031]按照所述GPS/BD秒脉冲上升沿、外部时钟秒脉冲上升沿以及内部时钟秒脉冲上升沿三者锁存值之间的差值比例关系计算出GPS/BD秒脉冲上升沿与内部时钟秒脉冲上升沿的理论差值；
[0032]当计算差值大于3ms时，对内部时钟秒脉冲上升沿进行调整，并同时对外部时钟芯片进行校时，采用逐次逼近的方式使外部时钟秒脉冲上升沿发生时刻与内部时钟秒脉冲上升沿发生时刻一致，以获得相对准确的长期时钟守时。
[0033]与现有技术相比，本专利技术一种适用于低精度时钟系统的高精度守时方法具有以下突出的有益效果：
[0034]本专利技术方法设计巧妙，利用简单地比例运算法则适用于低成本的配电网自动化设备的守时需求，满足故障分析等的高精度守时要求，对计算量的需求较小，不会增加CPU运算负荷，对原有性能功能无影响。
附图说明
[0035]图1是本专利技术方法实现的程序逻辑图；
[0036]图2是本专利技术GPS/BD及内外部时钟锁存示意图；
[0037]图3是本专利技术不掉电情况下系统时钟t0获取方法示意图；
[0038]图4是本专利技术掉电情况下系统时钟t0获取方法示意图。
具体实施方式
[0039]下面将结合附图和实施例，对本专利技术作进一步详细说明。
[0040]实施例1
[0041]本专利技术方法校准、守时实现的内容包括：。
[0042]首次校准：程序流程如图1所示，路径为：开始
‑
>校准(Y)
‑
>脉冲对齐(Y)
‑
>首次(Y)
‑
>延时2小时
‑
>脉冲差值锁存，具体过程如下：
[0043]将系统接入GPS/BD秒脉冲后，启动校准操作，逐步逼近调整外部时钟的时间，使其秒脉冲上升沿与GPS/BD秒脉冲上升沿误差小于或等于1ms，同步调整内部时钟秒脉冲上升沿与GPS/BD秒脉冲上升沿一致；锁存依托于系统毫秒中断的自由计数器当前值，并停止接收处理GPS/BD秒脉冲；运行2小时后，锁存GPS/BD秒脉冲上升沿、外部时钟秒脉冲上升沿以及内部时钟秒脉冲上升沿时刻的自由计数器数值；如图2所示：差值ab＝3ms、差值ac＝5ms、差值bc＝8ms，并记录到掉电保存区。
[0044]二次校准：程序流程如图1所示，路径为：开始
‑
>校准(本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于低精度时钟系统的高精度守时方法，其特征在于，所述方法通过利用低精度时钟系统内部低精度时钟和外部低精度时钟等比例误差，实现相对于GPS/BD时钟的精准补偿。2.根据权利要求1所述的适用于低精度时钟系统的高精度守时方法，其特征在于：所述低精度时钟系统是指安装于配电网线路的10kV配电自动化终端的时钟系统，系统具有内部时钟和外部时钟，外部时钟具有掉电保持功能。3.根据权利要求1所述的适用于低精度时钟系统的高精度守时方法，其特征在于：所述低精度时钟系统内部时钟的晶振精度小于25ppm，外部时钟的晶振精度小于10ppm，守时精度达到小于5ms。4.根据权利要求1所述的一种适用于低精度时钟系统的高精度守时方法，其特征在于，所述方法的实现包括时钟校准和时钟守时：所述时钟校准包括首次校准和二次校准两种类型；所述时钟守时包括不掉电守时和掉电守时两种类型。5.根据权利要求4所述的一种适用于低精度时钟系统的高精度守时方法，其特征在于，所述时钟校准的首次校准，采用长时校准方式，校准过程包括：将系统接入GPS/BD秒脉冲后，启动校准操作，逐步逼近调整外部时钟的时间，使其秒脉冲上升沿与GPS/BD秒脉冲上升沿误差小于或等于1ms，同步调整内部时钟秒脉冲上升沿与GPS/BD秒脉冲上升沿一致；锁存依托于系统毫秒中断的自由计数器当前值，并停止接收处理GPS/BD秒脉冲；自由计数器为一个32bit的计数器；运行2小时后，锁存GPS/BD秒脉冲上升沿、外部时钟秒脉冲上升沿以及内部时钟秒脉冲上升沿时刻的自由计数器数值；计算出GPS/BD秒脉冲上升沿、外部时钟秒脉冲上升沿以及内部时钟秒脉冲上升沿三者锁存值之间的差值，并记录到掉电保存区。6.根据权利要求3所述的一种适用于低精度时钟系统的高精度守时方法，其特征在于，所述时钟校准的二次校准，采用短时校准方式，校准过程包括：将系统接入GPS/BD秒脉冲后，启动校准操作；逐步逼近调整外部时钟的时间，使其秒脉冲上升沿与GPS/BD秒脉冲上升沿误差小于或等于1ms；同步调整内部时钟秒脉冲上升沿与GPS/BD秒脉...

【专利技术属性】
技术研发人员：张斌，于学军，张汉伟，赵礼林，王士新，边鹏飞，
申请(专利权)人：积成电子股份有限公司，
类型：发明
国别省市：