SGOI器件的制造方法技术

本发明专利技术公开了一种SGOI器件的制造方法，包括：步骤一、提供SGOI衬底结构。步骤二、对顶部锗硅层表面进行氮化处理形成抗刻蚀层。步骤三、进行栅氧化工艺形成栅氧化层，栅氧化工艺同时将氧掺入到抗刻蚀层中并使抗刻蚀层为SiGeON层。步骤四、形成栅极导电材料层，对栅极导电材料层进行图形化刻蚀形成由栅氧化层和栅极导电材料层的栅极结构。在栅极导电材料层的图形化刻蚀中，抗刻蚀层对顶部锗硅层进行保护并防止产生锗硅材料缺失。本发明专利技术能防止栅极结构的图形化刻蚀工艺对顶部锗硅层产生损伤，从而能提高产品性能，并能为后续抬升源漏层的生长提供良好表面，从而有利于改善抬升源漏层的结构并进一步提升器件性能。的结构并进一步提升器件性能。的结构并进一步提升器件性能。

【技术实现步骤摘要】
SGOI器件的制造方法


[0001]本专利技术涉及一种半导体集成电路制造方法，特别涉及一种绝缘体上锗硅(SiGe On Insulator,SGOI)器件的制造方法。

技术介绍

[0002]绝缘体上硅(Silicon
‑
On
‑
Insulator，SOI)是硅晶体管结构在绝缘体之上的意思，原理就是在硅晶体管之间，加入绝缘体物质，可使两者之间的寄生电容比原来的少上一倍。和体硅技术相比，SOI可以实现对纳米节点工艺制程下晶体管电流的有效控制和阈值电压的灵活调控，SOI晶体管的静电特性优于传统体硅技术。为提升PMOS器件的性能，我们可将SOI的Si沟道通过浓缩(Condense)的方法做成SiGe沟道即SGOI，但由于SGOI的超薄特性且相对Si更不耐刻蚀，易导致多晶硅刻蚀后SiGe的缺失，从而进一步影响后续抬升(raised)源漏(S/D)的生长，致使器件失效。
[0003]如图1A至图3C所示，是现有SGOI器件的制造方法各步骤中的器件结构示意图；现有SGOI器件的制造方法包括如下步骤：
[0004]步骤一、如图1A所示，提供SGOI衬底结构，所述SGOI衬底包括底部半导体层101，绝缘埋层102，顶部锗硅层103；所述绝缘埋层102形成于所述底部半导体层101表面。
[0005]通常，所述SGOI衬底为全耗尽型(FD)SGOI衬底。
[0006]所述底部半导体层101的材料包括硅。
[0007]所述绝缘埋层102的材料包括氧化层。
[0008]步骤二、如图1B所示,进行栅氧化工艺在形成有所述抗刻蚀层301的所述顶部锗硅层103的表面形成栅氧化层104。
[0009]步骤三、如图1C所示,在所述栅氧化层104的表面形成多晶硅栅105，对所述多晶硅栅105进行图形化刻蚀在栅极结构形成区域形成由所述栅氧化层104和所述多晶硅栅105的栅极结构；所述栅极结构外的所述多晶硅栅105被去除。
[0010]由于所述顶部锗硅层103相对于硅不耐刻蚀，在所述多晶硅栅105的图形化刻蚀中，容易产生所述顶部锗硅层103的材料损失，如图1C中标记106对应的缺口区域所示。而在源漏工艺中，往往还需要对源漏区的所述顶部锗硅层103的表面基础上进行抬升从而形成抬升源漏区，标记106对应的缺口区域将不利于抬升源漏层的生长，最后会影响器件的性能，甚至使器件失效。

技术实现思路

[0011]本专利技术所要解决的技术问题是提供一种SGOI器件的制造方法，能防止栅极结构的图形化刻蚀工艺对顶部锗硅层产生损伤，从而能提高产品性能，并能为后续抬升源漏层的生长提供良好表面，从而有利于改善抬升源漏层的结构并进一步提升器件性能。
[0012]为解决上述技术问题，本专利技术提供的SGOI器件的制造方法包括如下步骤：
[0013]步骤一、提供SGOI衬底结构，所述SGOI衬底包括底部半导体层，绝缘埋层，顶部锗
硅层；所述绝缘埋层形成于所述底部半导体层表面。
[0014]步骤二、对所述顶部锗硅层表面进行氮化处理形成抗刻蚀层，所述抗刻蚀层包括Si、Ge和N元素。
[0015]步骤三、进行栅氧化工艺在形成有所述抗刻蚀层的所述顶部锗硅层的表面形成栅氧化层，所述栅氧化工艺同时将氧掺入到所述抗刻蚀层中并使所述抗刻蚀层为SiGeON层。
[0016]步骤四、在所述栅氧化层的表面形成栅极导电材料层，对所述栅极导电材料层进行图形化刻蚀在栅极结构形成区域形成由所述栅氧化层和所述栅极导电材料层的栅极结构；所述栅极结构外的所述栅极导电材料层被去除。
[0017]在所述栅极导电材料层的图形化刻蚀中，所述抗刻蚀层对所述顶部锗硅层进行保护并防止产生锗硅材料缺失。
[0018]进一步的改进是，步骤一中，所述SGOI衬底为全耗尽型SGOI衬底。
[0019]进一步的改进是，所述顶部锗硅层的厚度达12nm以下。
[0020]进一步的改进是，所述底部半导体层的材料包括硅。
[0021]进一步的改进是，所述绝缘埋层的材料包括氧化层。
[0022]进一步的改进是，步骤二中，所述氮化处理采用快速热氮化(RTN)工艺。
[0023]进一步的改进是，步骤三中，所述栅氧化工艺采用原位水汽生成(in
‑
situ steam generation，ISSG)工艺。
[0024]进一步的改进是，步骤二和步骤三在同一快速热处理(RTP)备上连续实现。
[0025]进一步的改进是，步骤四中，所述栅极导电材料层采用多晶硅栅。
[0026]进一步的改进是，步骤四中，所述栅极结构外的所述栅氧化层和所述抗刻蚀层会部分耗尽，步骤四完成后还包括去除保留在所述栅极结构外的所述栅氧化层和所述抗刻蚀层的步骤。
[0027]进一步的改进是，步骤四完成后，还包括：
[0028]步骤五、在所述栅极结构两侧的所述顶部锗硅层的表面生长抬升源漏层。
[0029]进一步的改进是，步骤五中，采用外延生长工艺形成所述抬升源漏层。
[0030]进一步的改进是，所述抬升源漏层的材料包括硅或锗硅。
[0031]进一步的改进是，还包括：
[0032]步骤六、进行源漏注入在所述抬升源漏层中形成源区和漏区。
[0033]进一步的改进是，SGOI器件为N型器件时，所述源漏注入为N+源漏注入；所述SGOI器件为P型器件时，所述源漏注入为P+源漏注入。
[0034]本专利技术通过在形成栅氧化层之前对顶部锗硅层的表面进行氮化处理，氮化处理后能在顶部锗硅层的顶部表面区域中形成掺N的抗刻蚀层，随后的栅氧化工艺中又会掺入O到抗刻蚀层中，这样，由SiGeON组成的抗刻蚀层能在后续的形成栅极结构的图形化刻蚀工艺中对顶部锗硅层进行很好的保护，防止顶部锗硅层被损伤并由此产生锗硅材料缺失，栅极结构两侧的顶部锗硅层为源漏区的形成区域，显然，顶部锗硅层的结构改善，能改善器件的性能。
[0035]本专利技术栅极结构的图形化刻蚀完成后的良好的顶部锗硅层的表面，还能为后续的抬升源漏层的形成提供良好的表面，从而能改善抬升源漏层的结构，如抬升源漏层的晶格结构和体积能得到保证，故能进一步提升器件的性能。
[0036]本专利技术的氮化处理能采用快速热氮化工艺，而栅氧化工艺则能采用ISSG工艺实现，二者能同一快速热处理设备上实现连续生长，所以，本专利技术还能具有工艺成本低的特点。
附图说明
[0037]下面结合附图和具体实施方式对本专利技术作进一步详细的说明：
[0038]图1A
‑
图1C是现有SGOI器件的制造方法各步骤中的器件结构示意图；
[0039]图2是本专利技术实施例SGOI器件的制造方法的流程图；
[0040]图3A
‑
图3C是本专利技术实施例SGOI器件的制造方法各步骤中的器件结构示意图。
具体实施方式
[0041]如图2所示，是本专利技术实施例SGOI器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SGOI器件的制造方法，其特征在于，包括如下步骤：步骤一、提供SGOI衬底结构，所述SGOI衬底包括底部半导体层，绝缘埋层，顶部锗硅层；所述绝缘埋层形成于所述底部半导体层表面；步骤二、对所述顶部锗硅层表面进行氮化处理形成抗刻蚀层，所述抗刻蚀层包括Si、Ge和N元素；步骤三、进行栅氧化工艺在形成有所述抗刻蚀层的所述顶部锗硅层的表面形成栅氧化层，所述栅氧化工艺同时将氧掺入到所述抗刻蚀层中并使所述抗刻蚀层为SiGeON层；步骤四、在所述栅氧化层的表面形成栅极导电材料层，对所述栅极导电材料层进行图形化刻蚀在栅极结构形成区域形成由所述栅氧化层和所述栅极导电材料层的栅极结构；所述栅极结构外的所述栅极导电材料层被去除；在所述栅极导电材料层的图形化刻蚀中，所述抗刻蚀层对所述顶部锗硅层进行保护并防止产生锗硅材料缺失。2.如权利要求1所述的SGOI器件的制造方法，其特征在于：步骤一中，所述SGOI衬底为全耗尽型SGOI衬底。3.如权利要求2所述的SGOI器件的制造方法，其特征在于：所述顶部锗硅层的厚度达12nm以下。4.如权利要求1所述的SGOI器件的制造方法，其特征在于：所述底部半导体层的材料包括硅。5.如权利要求1所述的SGOI器件的制造方法，其特征在于：所述绝缘埋层的材料包括氧化层。6.如权利要求1所述的SGOI器件的制造方法，其特征在于：步骤二中，所述氮化处理采用快速热氮化...

【专利技术属性】
技术研发人员：单铎，李妍，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：