底栅极薄膜晶体管与主动阵列基板制造技术

本发明专利技术公开了一种底栅极薄膜晶体管与主动阵列基板。底栅极薄膜晶体管包括栅极、栅绝缘层、半导体层、多个源极与多个漏极。栅绝缘层配置于栅极上。半导体层配置于栅绝缘层上且位于栅极上方。半导体层与栅极的面积比例约为０．００１至０．９。源极彼此电性连接，而漏极彼此电性连接，且源极与漏极彼此电性绝缘。

【技术实现步骤摘要】

本专利技术是有关于一种薄膜晶体管与基板，且特别是有关于一种底栅极薄膜晶体管(bottom gate thin film transistor)与主动阵歹ij基板(active array substrate)。
技术介绍
随着显示科技的日益进步，人们借着显示器的辅助可使生活更加便利，为 求显示器轻、薄的特性，促使平面显示器(flat panel display, FPD)成为目前 的主流。在诸多平面显示器中，液晶显示器(liquid crystal display, LCD)具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等优越特性，因此， 液晶显示器深受消费者欢迎。液晶显示器主要是由主动阵列基板、彩色滤光基板与位于两基板之间的液 晶层所构成。主动阵列基板具有主动区以及外围电路区。主动阵列位于主动区 内，而包括多个底栅极薄膜晶体管的驱动电路则位于外围电路区内。一般来说，考虑到高移动率(mobility)、高稳定性(stability)以及低成本，驱 动电路中的底栅极薄膜晶体管的半导体层可用非晶硅来制作。由于薄膜晶体管 的通道电流(Ion)主要与通道宽度与长度的比值成正比 Ion = U*W/L(VG-Vth)VD，其中U:载子移动率、W:通道宽度L:通道长度、VG:栅极电压、Vth:临 界电压、以及VD:漏极电压，因此可利用增加通道宽度的方式来提高通道电 流。然而，增加信道宽度往往会对组件布局造成影响。为了避免影响组件布局， 一般还可以使用配置多对源极与漏极，并透过源 极与漏极交替排列的方式来提高信道宽度与长度的比值。然而，此种方式虽然 可以达到提高通道电流的目的，但是却无法有效地将高通道电流所产生的高自发热(self-heating)导出，因而造成组件可靠度(reliability)不佳的问题。
技术实现思路
4本专利技术提供一种底栅极薄膜晶体管，其可以提高组件的散热能力。 本专利技术提供一种主动阵列基板，可以解决由自发热所导致的可靠度不佳的 问题。本专利技术提出一种底栅极薄膜晶体管，其包括栅极、栅绝缘层、半导体层、 多个源极与多个漏极。栅绝缘层配置于栅极上。半导体层配置于栅绝缘层上且位于栅极上方。半导体层与栅极的面积比例约为0.001至0.9。源极彼此电性 连接，而漏极彼此电性连接，且源极与漏极彼此电性绝缘。依照本专利技术实施例所述的底栅极薄膜晶体管，上述的栅极例如为矩形栅 极，而半导体层例如为矩形半导体层。依照本专利技术实施例所述的底栅极薄膜晶体管，上述的矩形栅极例如为正方 形栅极，而半导体层例如为正方形半导体层。依照本专利技术实施例所述的底栅极薄膜晶体管，上述的矩形栅极例如为长方 形栅极，而半导体层例如为长方形半导体层。依照本专利技术实施例所述的底栅极薄膜晶体管，上述的源极与漏极的延伸方 向例如平行于矩形栅极的二个短边，且源极与漏极分别从矩形栅极的二个长边 延伸至半导体层上。依照本专利技术实施例所述的底栅极薄膜晶体管，上述的源极与漏极例如是交 替排列于半导体层上。依照本专利技术实施例所述的底栅极薄膜晶体管，上述的矩形栅极的至少一边 与矩形半导体层的一边的最短距离例如大于3微米。依照本专利技术实施例所述的底栅极薄膜晶体管，上述的源极与漏极的延伸方 向例如彼此平行，且源极与漏极分别从矩形栅极的二个对边延伸至半导体层 上。依照本专利技术实施例所述的底栅极薄膜晶体管，上述的源极与漏极例如是交 替排列于半导体层上。依照本专利技术实施例所述的底栅极薄膜晶体管，上述的半导体层例如为非晶硅层。依照本专利技术实施例所述的底栅极薄膜晶体管，上述的半导体层例如为多个 彼此独立的半导体图案，且任二个相邻的半导体图案之间维持一个间隙。依照本专利技术实施例所述的底栅极薄膜晶体管，上述之间隙例如约为3微米至100微米。依照本专利技术实施例所述的底栅极薄膜晶体管，上述的栅极例如为矩形栅 极，而半导体层例如为一矩形半导体层。依照本专利技术实施例所述的底栅极薄膜晶体管，上述的矩形栅极的至少一边与矩形半导体层的一边的最短距离例如大于3微米。本专利技术另提出一种主动阵列基板，其包括基板、驱动电路与主动阵列。基 板具有主动区以及外围电路区。驱动电路位于基板上并位于外围电路区内。驱 动电路包括多个上述的底栅极薄膜晶体管。主动阵列位于基板上并位于主动区 内，与驱动电路电性连接。基于上述，本专利技术藉由增加栅极的面积、减少半导体层的面积或改变半导 体层与栅极的形状而使半导体层与栅极的面积比例约为0.001至0.9，因此可 以有效地提高散热率以将因通道电流提高而产生的高自发热导出，进而提高组 件的可靠度。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所 附图式作详细说明如下。附图说明图1为依照本专利技术实施例所绘示的主动阵列基板的上视示意图2A为依照本专利技术一实施例所绘示的底栅极薄膜晶体管的上视示意图2B为依照本专利技术另一实施例所绘示的底栅极薄膜晶体管的上视示意图2C为依照本专利技术另一实施例所绘示的底栅极薄膜晶体管的上视示意图3为依照本专利技术另一实施例所绘示的底栅极薄膜晶体管的上视示意图； 图4为依照本专利技术另一实施例所绘示的底栅极薄膜晶体管的上视示意图； 图5为栅极与半导体层之间的距离与标准化通道电流之间的关系图； 图6为半导体图案之间的间隙与标准化通道电流之间的关系图； 图7为依照本专利技术另一实施例所绘示的底栅极薄膜晶体管的上视示意图。 其中附图标记为100:主动阵列基板102:基板 104:驱动电路 108:主动区 110:外围电路区 112:像素结构 112a:薄膜晶体管 112b:像素电极 114:扫描线 116:资料线118、 118'、 118"、底栅极薄膜晶体管200、 200，、 200":栅极202、 202，、 202":半导体层 204:源极 206:漏极L:长度 S:间隙 W:宽度具体实施例方式图1为依照本专利技术实施例所绘示的主动阵列基板的上视示意图。请参照图1，主动阵列基板100包括基板102、驱动电路104与主动阵列。基板100具 有主动区108以及外围电路区110。基板110的材料例如为玻璃、塑料或是其 它合适的材质。主动阵列位于基板100上并位于主动区108内，与驱动电路 104电性连接。主动阵列包括多个像素结构112、与像素结构112电性连接的 多条数据线116与多条扫描线114。数据线116与扫描线114的材料例如为金 属。每一个像素结构112电性连接于一条数据线116与一条扫描线114，以藉 由数据线116与扫描线114而进行驱动。每个像素结构112中主要具有薄膜晶 体管112a与像素电极112b。驱动电路104位于基板100上并位于外围电路区 110内。驱动电路104包括多个底栅极薄膜晶体管118。为了符合实际需求，底栅极薄膜晶体管118可以具有不同的架构。以下将7对各种底栅极薄膜晶体管做详细地介绍。图2A为依照本专利技术一实施例所绘示的底栅极薄膜晶体管的上视示意图。请参照图2A，底栅极薄膜晶体管118'包括栅极200、栅绝缘层(为了便于说明， 未绘示)、半导体层202、多个源极204与多个漏极206。栅极200的材料例如 为金属，亦或为具有高热传导系数(thermalconductivity)的材料。表l(a)为非金 属材料的热传导系数，表l(b)为金属材本文档来自技高网...

【技术保护点】
一种底栅极薄膜晶体管，其特征在于，包括：　一栅极；　一栅绝缘层，配置于该栅极上；　一半导体层，配置于该栅绝缘层上且位于该栅极上方，其中该半导体层与该栅极的面积比例为０．００１至０．９；　多个源极；以及　多个漏极 ，其中该些源极彼此电性连接，而该些漏极彼此电性连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：魏全生，沈光仁，黄章佑，陈培铭，刘圣超，陈俊雄，黄伟明，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]