一种多路数据传输的方法及系统技术方案

本发明专利技术公开了一种多路数据传输的方法，用以解决现有技术中由于端口仲裁不合理造成多路数据传输效率低的问题，该方法应用于多路数据传输系统中，所述多路数据传输系统包括向公共存储介质单元写入数据的数据发送端，以及从公共存储介质单元读出数据的数据接收端，该方法包括：根据数据量与容量档位的对应关系，确定所述数据发送端或数据接收端中每个端口缓存的数据量对应的容量档位，根据每个容量档位对应的等待时间片计数器的值是否满足设定条件，确定待选容量档位，在所述待选容量档位对应的端口中，确定进行写入或读出操作的端口，从确定的端口进行数据写入或读取。本发明专利技术还公开了一种多路数据传输的系统。

【技术实现步骤摘要】

本专利技术涉及数据传输领域，尤其涉及一种多路数据传输的方法及系统。
技术介绍
随着数字技术的M，设计和生产了越来越多的大规模集成电路，例如现 场可编程门阵列(Field Programmable Gate Array, FPGA)、复杂可编程逻辑器 件(Complex Programmable Logic Device, CPLD )、以及专用集成电3各(Application Specific Integrated Circuits, ASIC )等等。利用这些大规模集成电路可以组成多 i^t据处理系统，进行多iWi:据的传输，例如以太网交换机中的数据帧交换、数据帧緩存和数据帧统计；图像信号处理系统中的多路图傳凝存、处理和传输等等。 参见图1，多^t据的传输模型包括数据发送端100、数据接收端200、公 共存储介质单元300、读写仲裁单元400、写入端口仲裁单元500和读出端口仲 裁单元600。其中，数据发送端100包括多个端口，数据接收端200包括多个端 口。这样，多鴻^t据传输的过程包括读写仲裁单元400接到数据发送端IOO至 少一个端口;^的写入请求和/或数据接收端200至少一个端口发起的读出请求后，判断是iiA写操作周期，还是读操作周期；当i^写操作周期时，写入端口 仲裁单元500确定数据发送端100中，向公共存储介质单元300中写入数据的端 口，然后根据确定的端口向公共存储介质单元300中写入数据；当ii^读操作周 期时，读出端口仲裁单元600确定数据接收端200中，从公共存储介质单元300 中读出数据的端口，然后根据确定的端口从公共存储介质单元300中读出数据。 目前，当读写仲裁单元400同时接到写入请求和读出请求时，判断是ii^写 操作周期，还是读操作周期的读写仲裁方法包括固定比例读写仲裁和写操作优 先读写仲裁。所述固定比例读写仲裁是指读操作周期和写操作周期呈一固定比例。例如m, 1:2， 3:2等等。所述写操作优先读写仲裁是指写操作请求比读操作请求优先级更高，那么如果同时有读写操作请求，则优先响应写操作请求，从而确保传输数据能及时写入公共存储介质单元300。数据发送端100和数据接收端200中的各个端口内都有緩存区FIFO,存储需要进行传输的数据，因此，写入端口仲裁单元500确定数据发送端IOO中，向公共存储介质单元300中写入数据的端口 ，以及读出端口仲裁单元600确定数据接收端200中，从公共存储介质单元300中读出数据的端口的端口仲裁方法包括根据每个端口 FIFO中的数据水线进行仲裁，其中，翁:据水线是存储单元中数据量多少的^^t,这样，从FIFO中数据水线最高的端口进行数据传输。但是，目前多路数据传输的过程中读写仲裁方法以及端口仲裁方法还存在以下不足之处1、 如图2，仲裁操作与数据读写操作串行。这种情况下，每次数据读写操作之前都进行一次端口仲裁操作，那么无疑将占用公共存储介质单元的数据带宽。如果仲裁操作周期过多，那么必将使得公共存储介质单元的带宽利用率大大降低。2、 各路的数据流量不均衡将会导致各个端口内緩存FIFO的彩:据水线不同。如果单纯的通过以数据水线高低来进行端口仲裁单元，那么数据流量较小的端口，由于其内部FEFO的数据水线较低，将长时间不能进行数据传输。这在多路数据传输中明显是不合理的。3、 理想情况下，读写操作周期应该是均衡的，采用固定比例l:l进行读写仲裁单元，这样写入公共存储介质单元的数据才能被及时的读出，从而减少数据传输的延时。但是，如果出现公共存储介质单元的数据操作带宽不够的情况，就很难满足这个操作比例。这时为了避免传输流量峰值时数据丟失，往往需要先设置写操作周期优先，随着公共存储介质单元中数据水线上升到一定程度，再设置读操作周期优先。但是，这种绝对的优先设置将使得读写操作周期比例严重失衡，在数据传输初期，写入操作占主导地位，没有从公共存储介质单元读出数据，这样容易造成下游数据传输模块的闲置；在数据传输后期，读出才喿作占主导地位，这样容易造成下游数据传输模块的拥塞。
技术实现思路
有鉴于此，本专利技术实施例提供一种多鴻^i:据传输的方法，用以解决现有技术中由于端口仲裁不合理造成多iMt据传输效率低的问题。本专利技术实施例提供的一种多路数据传输的方法，应用于多路数据传输系统中，所述多路数据传输系统包括向公共存储介质单元写入数据的数据发送端，以及从公共存储介质单元读出数据的数据接收端，该方法包括根据数据量与容量档位的对应关系，确定所述数据发送端或数据接收端中每个端口緩存的数据量对应的容量档位；根据每个容量档位对应的等待时间片计数器的值是否满足设定条件，确定待选容量档位；在所述待选容量档位对应的端口中，确定进行写入或读出操作的端口；采用确定的端口向所述公共存储介质单元写入数据或从所述公共存储介质单元读出数据。本专利技术实施例提供的一种多5^:据传输的系统，包括向公共存储介质单元写入数据的数据发送端，以及从公共存储介质单元读出数据的数据接收端，该系统还包括端口仲裁单元，用根据数据量与容量档位的对应关系，确定所述数据发送端或数据接收端中每个端口緩存的数据量对应的容量档位，根据每个容量档位对应的等待时间片计数器的值是否满足设定条件，确定待选容量档位，在所述待选容量档位对应的端口中，确定进^亍写入或读出^^作的端口；读写操作单元，用于采用确定的端口向所述公共存储介质单元写入数据或从所述公共存储介质单元读出数据。本专利技术实施例中，每次写入或读取#:作时，确定每个端口緩存数据量对应的 容量档位，根据每个容量档位对应的等待时间片计数器的值是否满足设定条件， 确定待选容量档位，在所述待选容量档位对应的端口中，选择一个端口进行读或 写操作，这样，可以通过等待时间片计数器的控制，在保证高容量档位的端口优 先进行读或写操作同时，也为处于低容量档位的端口分配了 一定的数据传输带 宽。附图说明图1为现有技术多^lt据传输模型示意图2为现有技术读写操作时序示意图3为本专利技术实施例读写仲裁流程图4为本专利技术实施例端口 FIFO水线图5为本专利技术实施例多i^it据传输流程图6为本专利技术实施例FPGA多鴻教据传输模型示意图7为本专利技术实施例FPGA读写仲裁流程图8为本专利技术实施例FPGA多^:据传输^^呈图9为本专利技术实施例非最高容量档位对应的等待时间片计数器工作流程图； 图IO为本专利技术实施例读写操作时序示意图； 图11为本专利技术实施例多^lt据传输系统结构图。具体实施例方式本专利技术实施例中，在多赠^t据传输系统中，首先需确定读或写操作周期，然 后当进#^或写操作时，根据每个容量档位对应的等待时间片计数器的值是否满 足设定条件，进行端口仲裁，#从仲裁的端口进行数据的传输。多路数据传输系统中包括向公共存储介质单元写入数据的数据发送端，以及 从公共存储介质单元读出数据的数据接收端，其中数据发送端和数据接收端都包括一个或多个端口；或者，多蹈Jt据传输系统包括多个端口，这些端口既可以是数据发送端，也可以是数据接收端。对于公共存储介质单元为片内单口随机访问存储器的多iMt据传输系统，确据每个端口緩存数据对应的容量档位，进行读写仲裁，参见图3，根据每个端口緩存数据对应的容量档位，进行读写仲裁过程包括步骤301:根据数据量与容量档本文档来自技高网...

【技术保护点】
一种多路数据传输的方法，应用于多路数据传输系统中，所述多路数据传输系统包括向公共存储介质单元写入数据的数据发送端，以及从公共存储介质单元读出数据的数据接收端，其特征在于，该方法包括：　根据数据量与容量档位的对应关系，确定所述数据发送端 或数据接收端中每个端口缓存的数据量对应的容量档位；　根据每个容量档位对应的等待时间片计数器的值是否满足设定条件，确定待选容量档位；　在所述待选容量档位对应的端口中，确定进行写入或读出操作的端口；　采用确定的端口向所述公共存 储介质单元写入数据或从所述公共存储介质单元读出数据。

【技术特征摘要】

【专利技术属性】
技术研发人员：彭鼎祥，
申请(专利权)人：福建星网锐捷网络有限公司，
类型：发明
国别省市：35[中国|福建]