记忆体阵列及记忆体装置制造方法及图纸

在各种实施例中提供一种记忆体阵列及记忆体装置。在那些实施例中，记忆体装置具有包括多层椭圆临限值切换(OTS)材料的OTS选择器，以实现用于OTS选择器的低漏电流及相对低的临限值电压。多层可以具有至少一层低带隙OTS材料及至少一层高带隙OTS材料。料及至少一层高带隙OTS材料。料及至少一层高带隙OTS材料。

【技术实现步骤摘要】
记忆体阵列及记忆体装置


[0001]本揭露关于记忆体阵列及记忆体装置。

技术介绍

[0002]记忆体装置广泛用于储存数据的应用。记忆体装置的操作，诸如读取及写入操作，为通过耦合至记忆体装置的每一记忆体单元的位元线及字元线来执行的。然而，位元线、字元线及耦合至记忆体单元的电路中存在的寄生电阻可能导致记忆体装置的效能下降。例如，寄生电阻会减小记忆体单元的第一逻辑状态与第二逻辑状态之间的边限，从而增加出错的风险。

技术实现思路

[0003]根据本揭露的一些实施例，一种记忆体装置包括：一第一金属层；一第一低带隙椭圆临限值切换层，设置与该第一金属层直接接触；一高带隙椭圆临限值切换层，与该第一低带隙椭圆临限值切换层相邻设置且与该第一低带隙椭圆临限值切换层直接接触；一第二低带隙椭圆临限值切换层，与该高带隙椭圆临限值切换层相邻设置且与该高带隙椭圆临限值切换层直接接触；一第二金属层，与该第二低带隙椭圆临限值切换层相邻设置且与该第二低带隙椭圆临限值切换层直接接触；及一相变部件包含该第一金属层、该第一低带隙椭圆临限值切换层、该高带隙椭圆临限值切换层、该第二低带隙椭圆临限值切换层及该第二金属层。
[0004]根据本揭露的一些实施例，一种记忆体装置包括：一第一金属层；一第一低带隙椭圆临限值切换层，相邻于该第一金属层；一高带隙椭圆临限值切换层相邻于该第一低带隙椭圆临限值切换层；一第二低带隙椭圆临限值切换层，相邻于该高带隙椭圆临限值切换层；及一第二金属层，相邻于该第二低带隙椭圆临限值切换层。
[0005]根据本揭露的一些实施例，一种记忆体阵列包括：包含一第一位元线的多个位元线、包含一第一字元线的多个字元线及包含一第一记忆体装置的多个记忆体装置，其中该第一记忆体装置位于与该第一字元线相交的该第一位元线的一交叉点处，且其中该第一记忆体装置包括连接到一椭圆临限值切换选择器的一相变记忆体，其中该椭圆临限值切换选择器包括：一第一金属层；一第一低带隙椭圆临限值切换层，设置为与该第一金属层直接接触；一高带隙椭圆临限值切换层，与该第一低带隙椭圆临限值切换层相邻设置且与该第一低带隙椭圆临限值切换层直接接触；一第二低带隙椭圆临限值切换层，与该高带隙椭圆临限值切换层相邻设置且与该高带隙椭圆临限值切换层直接接触；一第二金属层，与该第二低带隙椭圆临限值切换层相邻设置且与该第二低带隙椭圆临限值切换层直接接触；及一相变部件，包含该第一金属层、该第一低带隙椭圆临限值切换层、该高带隙椭圆临限值切换层、该第二低带隙椭圆临限值切换层及该第二金属层。
附图说明
[0006]当结合随附附图阅读时，根据以下详细描述最佳地理解本揭露的态样。应注意，根据行业中的标准实践，未按比例绘制各种特征。实务上，为论述清楚起见，各种特征的尺寸可以任意增加或减小。
[0007]图1A绘示根据本揭露的一个实施例的记忆体装置的一个实例；
[0008]图1B绘示根据一个实施例的图1A中所示出的OTS选择器的一个实例；
[0009]图1C绘示图1A中所示出的OTS选择器中的OTS层的另一实例组态；
[0010]图1D绘示图1A中所示出的OTS选择器中的OTS层的另一实例组态；
[0011]图1E绘示图1A中所示出的OTS选择器中的OTS层的另一实例组态；
[0012]图1F绘示图1A中所示出的OTS选择器中的OTS层的另一实例组态；
[0013]图2A绘示根据一个实施例的OTS选择器的一个实例；
[0014]图2B绘示图2A中所示出的OTS选择器的状态；
[0015]图2C绘示图2A中所示出的OTS选择器的另一状态；
[0016]图2D绘示示出图2A中所示出的OTS选择器同时具有低漏电流及低临限值电压的实例图；
[0017]图3绘示根据本揭露的记忆体阵列的实例；
[0018]图4为根据一些实施例的绘示用于形成记忆体装置的方法的流程图。
[0019]【符号说明】
[0020]100:记忆体选择器
[0021]102:非挥发性记忆体装置
[0022]104、200:OTS选择器
[0023]250:浅陷阱
[0024]252:深陷阱
[0025]254:电子
[0026]300:记忆体阵列
[0027]302a～302c:位元线
[0028]304a～304c:字元线
[0029]306:记忆体装置
[0030]400:方法
[0031]410、420、430、440、450:步骤
[0032]1042、2042:TE
[0033]1044:BE
[0034]1046、1046a～1046n、2046a～2046n:层
[0035]1048a～n:OTS层
[0036]2048:高带隙OTS层
具体实施方式
[0037]以下揭露内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。下文描述元件及配置的特定实例以简化本揭露。当然，这些特定实例仅为实例，而不旨在进
行限制。例如，在以下描述中第一特征在第二特征上方或上的形成可以包含第一特征及第二特征直接接触地形成的实施例，且亦可以包含额外特征可以形成于第一特征与第二特征之间以使得第一特征及第二特征可以不直接接触的实施例。另外，本揭露可以在各种实例中重复附图标记及/或字母。此重复是出于简单及清楚的目的，且其本身并不指示所论述的各种实施例及/或组态之间的关系。
[0038]另外，为了便于描述，本文中可以使用空间相对术语(诸如“在...之下”、“在...下方”、“底部”、“在...上方”、“上部”及其类似者)，以描述如附图中所绘示的一个部件或特征与另一部件或特征的关系。除在附图中所描绘的定向之外，空间相对术语亦旨在涵盖装置在使用或操作中的不同定向。设备可以以其他方式定向(旋转90度或处于其他定向)，且因此可以相应地解释本文中所使用的空间相对描述词。
[0039]相变记忆(Phase Change Memory，PCM)装置设计成利用所谓的相变材料，这些材料可以在不同电阻率的非晶相与晶相之间可逆地切换。非晶相往往具有高电阻率，而结晶相表现出低电阻率。例如，比非晶相低三至四个数量级。此大电阻对比用于在PCM中储存信息(高电阻状态可以表示逻辑“0”，而较低电阻状态可以表示逻辑“1”)。因此，PCM装置包括夹在两个金属电极之间的相变材料层，通常称为顶部电极(top electrode，TE)及底部电极(bottom electrode，BE)。
[0040]例如，一种PCM装置包括具有非晶区及处于高电阻非晶态的结晶区的相变材料。例如，非晶区在高电阻状态下可以具有蘑菇形状。在该实例中，可以施加低电流脉冲(SET)以使PCM装置进入低电阻结晶状态，其中非晶区结晶，且因此整个相变材料处于结晶相。仍然在该实例中，可以施加短的高电流脉冲(RESET)以使PCM装置进入高电阻非晶态。...

【技术保护点】

【技术特征摘要】
1.一种记忆体装置，其特征在于，包括：一第一金属层；一第一低带隙椭圆临限值切换层，直接接触该第一金属层；一高带隙椭圆临限值切换层，相邻于该第一低带隙椭圆临限值切换层且直接接触该第一低带隙椭圆临限值切换层；一第二低带隙椭圆临限值切换层，相邻于该高带隙椭圆临限值切换层且直接接触该高带隙椭圆临限值切换层；一第二金属层，相邻于该第二低带隙椭圆临限值切换层且直接接触该第二低带隙椭圆临限值切换层；及一相变部件，包含该第一金属层、该第一低带隙椭圆临限值切换层、该高带隙椭圆临限值切换层、该第二低带隙椭圆临限值切换层及该第二金属层。2.如权利要求1所述的记忆体装置，其特征在于，其中该第一低带隙椭圆临限值切换层及该第二低带隙椭圆临限值切换层具有相同的厚度。3.如权利要求1或权利要求2所述的记忆体装置，其特征在于，其中该第一低带隙椭圆临限值切换层的一厚度与该高带隙椭圆临限值切换层的一厚度的一比率为0.01至100。4.如权利要求1所述的记忆体装置，其特征在于，其中该第一低带隙椭圆临限值切换层及该第二低带隙椭圆临限值切换层具有多个不同厚度。5.一种记忆体装置，其特征在于，包括：一第一金属层；一第一低带隙椭圆临限值切换层，相邻于该第一金属层；一高带隙椭圆临限值切换层，相邻于该第一低带隙椭圆临限值切换层；一第二低带隙椭圆临限值切换层，相邻于该高带隙椭圆临限值切换层；及一第二金属层，相邻于该第二低带隙椭圆临限值切换层。6.如权利要求5所述的记忆体装置，其特征在于，其中该第一低带隙椭圆临限值切...

【专利技术属性】
技术研发人员：李泓儒，张国彬，丁裕伟，陈庆恩，黄国钦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：