一种能降低耦合效应的移位寄存器，其包含多个串接的移位寄存单元，其中每一移位寄存单元包含： 输入端，用来接收输入电压； 输出端，用来提供输出电压； 节点； 提升电路，用来依据第一时钟脉冲信号和该节点的电位在该输出端提供 该输出电压； 输入电路，用来依据第二时钟脉冲信号来将该输入电压传至该节点； 第一下拉电路，用来依据第三时钟脉冲信号来提供第一电压至该节点；以及 补偿电路，耦接于该输入电路、该第一下拉电路和该节点，用来依据该第二时钟信号或该 第三时钟脉冲信号来维持该节点的电位。
【技术实现步骤摘要】
本专利技术涉及一种移位寄存器，尤其涉及一种能降低耦合效应的移位寄存器。
技术介绍
由于液晶显示器(liquid crystal display)具有低辐射、体积小及低耗能等优 点，已逐渐取代传统的阴极射线管显示器(cathode ray tube display),因而被 广泛地应用在笔记本电脑、个人数字助理(personal digital assistant, PDA)、 平面电视，或移动电话等信息产品上。传统液晶显示器的方式是利用外部驱 动芯片来驱动面板上的像素以显示图像，但为了减少元件数目并降低制造成 本，近年来逐渐发展成将驱动电路结构直接制作于显示面板上，例如将栅极 驱动电路(gate driver)整合于液晶面板(gate on array, GOA)的技术。请参考图1，图1为现有技术中液晶显示装置100的简化方块示意图。 图1仅显示了液晶显示装置100的部分结构，包含多条栅极线GL(1) GL(N)、 移位寄存器(shift register) 110、时钟脉冲产生器120和电源产生器130。时 钟脉冲产生器120可提供移位寄存器IIO运作所需的起始脉冲信号VST和两 个时钟脉冲信号CLK1和CLK2,而电源产生器130可提供移位寄存器110 运作所需的操作电压VDD和VSS。移位寄存器IIO包含有多级串接的移位 寄存单元SR (1) SR (N)，其输出端分别耦接于相对应的栅极线GL(1) GL(N)。依据时钟脉冲信号CLK1、 CLK2和起始脉冲信号VST，移位寄存器 110可分别通过移位寄存单元SR (1) SR (N)依序输出栅极驱动信号 GS(1) GS(N)至相对应的栅极线GL(1) GL(N)。请参考图2，图2为现有技术的多级移位寄存单元SR (1) SR (N) 中第n级移位寄存单元SR (n)的示意图(n为介于l和N之间的整数)。 移位寄存单元SR (n)包含输入端IN (n)、输出端OUT (n)、输入电路 (input circuit) 10、提升电路20 (pull-up circuit)、两个下拉电路(pull-down6circuit) 30和34，以及维持电路40。移位寄存单元SR (N)的输入端IN (n) 耦接于前一级移位寄存单元SR (n-1)的输出端OUT (n-1)，而移位寄存 单元SR (n)的输出端OUT (n)耦接于下一级移位寄存单元SR (n+1)的 输入端IN (n+1)和栅极线GL(n)。输入电路10包含晶体管开关T1，其栅极和漏极耦接于输入端IN (n)， 其源极耦接于端点Q(n)，因此能依据栅极驱动信号GS(n-l)来控制的输入端 IN (n)和端点Q(n)之间的信号导通路径。提升电路20包含晶体管开关T2， 其栅极耦接于端点Q(n)，漏极耦接于时钟脉冲产生器120以接收时钟脉冲信 号CLK1，而源极耦接于输出端OUT (n)，因此能依据端点Q(n)的电位来 控制时钟脉冲信号CLKl和输出端OUT (n)之间的信号导通路径。下拉电路30包含晶体管开关T3 T6，串接的晶体管开关T3和T4在栅 极分别接收彼此反向的时钟脉冲信号CLK1和CLK2，并依此产生控制信号 至晶体管开关T5和T6的栅极，因此晶体管开关T5能依据其栅极的电位来 控制端点Q(n)和电压源VSS之间的信号导通路径，而晶体管开关T6能依据 其栅极的电位来控制输出端OUT (n)和电压源VSS之间的信号导通路径。 下拉电路34包含晶体管开关T7 T10，串接的晶体管开关T7和T8在栅极 分别接收彼此反向的时钟脉冲信号CLK2和CLK1，并依此产生控制信号至 晶体管开关T9和T10的栅极，因此晶体管开关T9能依据其栅极的电位来控 制端点Q(n)和电压源VSS之间的信号导通路径，而晶体管开关T10能依据 其栅极的电位来控制输出端OUT (n)和电压源VSS之间的信号导通路径。维持电路40包含晶体管开关T11 T13，晶体管开关Tll的栅极耦接于 输出端OUT (n)，用来在栅极驱动信号GS(n)为高电位时，将晶体管开关 T5和T6的栅极维持在低电位VSS;晶体管开关T12的栅极耦接于输入端IN (n)，用来在栅极驱动信号GS(n-l)为高电位时，将晶体管开关T9和T10 的栅极维持在低电位VSS;晶体管开关T13的栅极耦接于输出端OUT(n)， 用来在栅极驱动信号GS(n)为高电位时，将晶体管开关T9和T10的栅极维持 在低电位VSS。请参考图3,图3为现有技术的液晶显示装置100在运作时的时序图。 在现有技术的液晶显示装置100中，时钟脉冲信号CLK1和CLK2的占空比 (dutycycle)皆为1/2，且具相反相位。第一级移位寄存单元SR (1)依据起始脉冲信号VST产生第一级栅极驱动信号GS(l)，而第二级至第N级移位寄存 单元SR (2) SR (N)则分别依据前一级移位寄存单元的输出信号来产生 第二级至第N级栅极驱动信号GS(2) GS(N)(图3仅显示栅极驱动信号 GS(l)、 GS(n-l)和GS(n))。亦即，栅极驱动信号GS(1) GS(N-1)分别为致 能移位寄存单元SR (2) SR (N)所需的起始脉冲信号。现有技术的液晶显示装置100于时间点tl至t3之间执行上拉动作，于 时间点t3之后执行下拉动作。在时间点tl和t2之间，时钟脉冲信号CLK1 具有低电位，而时钟脉冲信号CLK2和栅极驱动信号GS(n-l)具高电位，此 时晶体管开关T1会被导通，端点Q(n)的电位会被拉高至高电位VDD，而晶 体管开关T2也会被导通。在时间点t2时，时钟脉冲信号CLK1由低电位切 换至高电位，因此能通过导通的晶体管开关T2在时间点t2和t3之间(时钟 脉冲信号CLK1具高电位时)提供具高电位的栅极驱动信号GS(n)。另一方 面，下拉电路30和40以互补方式运作，分别负责50%的下拉动作。在时间 点t3和t4之间，时钟脉冲信号CLK1为低电位，时钟脉冲信号CLK2为高 电位，且移位寄存单元SR (N)的输入信号(栅极驱动信号GS(n-l))和输 出信号(栅极驱动信号GS(n))皆为低电位，此时晶体管开关T5和T6的栅 极实质上维持在低电位VSS，晶体管开关T9和T10的栅极实质上维持在高 电位VDD。同理，在时间点t4和t5之间，时钟脉冲信号CLK1为高电位， 时钟脉冲信号CLK2为低电位，且移位寄存单元SR(N)的输出信号(栅极 驱动信号GS(n))为低电位，此时晶体管开关T5和T6的栅极实质上维持在 高电位VDD，晶体管开关T9和T10的栅极实质上维持在低电位VSS。针对 第n级移位寄存单元SR (n)而言，端点Q(n)的电位只需在时间点tl和t3 之间有所变动，其它时间则希望能够稳定地维持在低电位。理想情形下，晶 体管开关T2可被完全地关闭，此时时钟脉冲信号CLK1不会影响端点Q(n) 的电位。然而在实际情形下，时钟脉冲信号CLK1会通过晶体管开关T2的 寄生电容耦合到端点Q(n)，使得端点Q(n)的电位会随着时钟脉冲信号CLK1 而产生波动(例如在时间点t4、 t5和t6时)，因此会影响液晶显示装置100 的运作
技术实现思路
为克服现有技术的缺陷，本文档来自技高网...
【技术保护点】
一种能降低耦合效应的移位寄存器，其包含多个串接的移位寄存单元，其中每一移位寄存单元包含： 输入端，用来接收输入电压； 输出端，用来提供输出电压； 节点； 提升电路，用来依据第一时钟脉冲信号和该节点的电位在该输出端提供 该输出电压； 输入电路，用来依据第二时钟脉冲信号来将该输入电压传至该节点； 第一下拉电路，用来依据第三时钟脉冲信号来提供第一电压至该节点；以及 补偿电路，耦接于该输入电路、该第一下拉电路和该节点，用来依据该第二时钟信号或该 第三时钟脉冲信号来维持该节点的电位。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈勇志，刘俊欣，蔡宗廷，苏国彰，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。