多层压敏电阻器制造技术

本公开的一个目的是抑制串扰发生，并且提供了多层压敏电阻器(1)，其包括：烧结体(2)，以及位于烧结体(2)中的第一内部电极(E1)、第二内部电极(E2)、第三内部电极(E3)和第四内部电极(E4)。第一内部电极(E1)、第二内部电极(E2)、第三内部电极(E3)和第四内部电极(E4)从第一主面侧起按照第一内部电极(E1)、第三内部电极(E3)、第四内部电极(E4)和第二内部电极(E2)的顺序布置。第三内部电极(E3)和第四内部电极(E4)彼此电连接。当在第三方向上观察时，第一内部电极(E1)的至少一部分和第三内部电极(E3)的至少一部分彼此重叠。当在第三方向上观察时，第二内部电极(E2)的至少一部分和第四内部电极(E4)的至少一部分彼此重叠。部电极(E4)的至少一部分彼此重叠。部电极(E4)的至少一部分彼此重叠。

【技术实现步骤摘要】
多层压敏电阻器


[0001]本公开涉及多层压敏电阻器(varistors)，并且特别地，涉及包括多个内部电极的多层压敏电阻器。

技术介绍

[0002]因为家用电器和车载电子设备近来小型化，这也要求作为家用电器和车载电子设备的部件的压敏电阻器的小型化。另外，当其中使用压敏电阻器的电路的频率增加时，压敏电阻器电容可能对性能(压敏电阻器的浪涌吸收性能)产生影响。因此，需要一种在确保预定的压敏电阻器电压时具有小的电容和小的电容变化的压敏电阻器。当压敏电阻器成对使用时，提出了在一个元件中形成的两个压敏电阻器以减小成对的压敏电阻器之间的电容差。注意，已知文献1(JP H07
‑
235406A)作为与本申请的专利技术相关的现有技术文献的信息的一个示例。

技术实现思路

[0003]技术问题
[0004]常规多层压敏电阻器具有以下问题：在构成一个压敏电阻器的内部电极与构成另一个压敏电阻器的内部电极之间产生的杂散电容(stray capacitance)倾向于造成信号从一个内部端子泄漏到另一个内部端子的串扰。
[0005]鉴于以上内容，本公开的一个目的是提供一种能够抑制串扰发生的多层压敏电阻器。
[0006]问题的解决方案
[0007]根据本公开的一个方面的多层压敏电阻器包括：烧结体，以及位于所述烧结体中的第一内部电极、第二内部电极、第三内部电极和第四内部电极。所述烧结体包括：在第一方向上的彼此相反的第一端面和第二端面，在与所述第一方向相交的第二方向上的彼此相反的第一侧面和第二侧面，以及在与所述第一方向和所述第二方向相交的第三方向上的彼此相反的第一主面和第二主面。所述第一内部电极、所述第二内部电极、所述第三内部电极和所述第四内部电极从所述第一主面侧起按照所述第一内部电极、所述第三内部电极、所述第四内部电极和所述第二内部电极的顺序布置。所述第三内部电极和所述第四内部电极彼此电连接。当在所述第三方向上观察时，所述第一内部电极的至少一部分和所述第三内部电极的至少一部分彼此重叠。当在所述第三方向上观察时，所述第二内部电极的至少一部分和所述第四内部电极的至少一部分彼此重叠。
[0008]专利技术的有益效果
[0009]本公开提供了抑制串扰发生的优点。
附图说明
[0010]图1是根据本公开的一个实施方案的一种多层压敏电阻器的透视立体图；
[0011]图2是多层压敏电阻器的截面图；
[0012]图3是多层压敏电阻器的透视顶视图；
[0013]图4是多层压敏电阻器的透视底视图；
[0014]图5是第一变化方案的多层压敏电阻器的透视顶视图；
[0015]图6是第一变化方案的多层压敏电阻器的透视底视图；
[0016]图7是第二变化方案的多层压敏电阻器的透视顶视图；
[0017]图8是第三变化方案的多层压敏电阻器的截面图；
[0018]图9是第四变化方案的多层压敏电阻器的截面图；
[0019]图10是第五变化方案的多层压敏电阻器的截面图；
[0020]图11是第五变化方案的多层压敏电阻器的透视顶视图；以及
[0021]图12是第五变化方案的多层压敏电阻器的透视底视图。
具体实施方式
[0022]将参照附图详细地描述根据本公开的一个实施方案的多层压敏电阻器1。注意，以下描述的实施方案和变化方案仅是本公开的示例，并且本公开不限于所述实施方案和变化方案。在不背离本公开的技术构思范围的情况下，可以根据设计等对本公开进行各种改变，即使不包括所述实施方案和变化方案。另外，以下描述的实施方案(包括变化方案)可以适当地组合实施。
[0023](1)概要
[0024]以下将参照图1至图4描述多层压敏电阻器1的概要。在以下实施方案中所述的图为示意图，并且图中部件的大小比和厚度比不一定反映实际的尺寸比率。
[0025]多层压敏电阻器1包括：烧结体2；以及位于烧结体2中的第一内部电极E1、第二内部电极E2、第三内部电极E3和第四内部电极E4。
[0026]烧结体2包括：在第一方向上的彼此相反的第一端面S11和第二端面S12，在与第一方向相交的第二方向上的彼此相反的第一侧面S21和第二侧面S22，以及在与第一方向和第二方向相交的第三方向上的彼此相反的第一主面S31和第二主面S32。
[0027]第一内部电极E1、第二内部电极E2、第三内部电极E3和第四内部电极E4从第一主面S31侧起按照第一内部电极E1、第三内部电极E3、第四内部电极E4和第二内部电极E2的顺序布置。
[0028]第三内部电极E3和第四内部电极E4彼此电连接。
[0029]当在第三方向上观察时，第一内部电极E1的至少一部分和第三内部电极E3的至少一部分彼此重叠。
[0030]当在第三方向上观察时，第二内部电极E2的至少一部分和第四内部电极E4的至少一部分彼此重叠。
[0031]在本实施方案的多层压敏电阻器1中，在第一内部电极E1和第三内部电极E3之间形成第一压敏电阻器区域A1，并且在第二内部电极E2和第四内部电极E4之间形成第二压敏电阻器区域A2。在第一压敏电阻器区域A1中，当在第一内部电极E1和第三内部电极E3之间施加浪涌电压时，浪涌电流流动。在第二压敏电阻器区域A2中，当在第二内部电极E2和第四内部电极E4之间施加浪涌电压时，浪涌电流流动。
[0032]多层压敏电阻器1通过布置在通信IC附近来使用，所述通信IC被配置成基于例如双线差分电压传输方案(two
‑
wire differential voltage transmission scheme)来进行通信。两条信号线的连接盘(land)和接地线的连接盘与通信IC相连。此处，第一内部电极E1和第二内部电极E2一对一地与两条信号线的连接盘电连接。第三内部电极E3和第四内部电极E4与接地线的连接盘电连接。
[0033]根据上述实施方案，在第三内部电极E3和第四内部电极E4之间设置一定距离，因此第一内部电极E1与第二内部电极E2之间的距离可以大于在通过单个内部电极来发挥第三内部电极E3和第四内部电极E4的作用的情况下的距离。这可以减少在第一内部电极E1和第二内部电极E2之间的杂散电容，由此可以抑制这样的串扰发生：信号从构成第一压敏电阻器区域A1的第一内部电极E1泄漏到构成第二压敏电阻器区域A2的第二内部电极E2。
[0034](2)细节
[0035]以下将参照图1至图4详细地描述本实施方案的多层压敏电阻器1。
[0036]图1是多层压敏电阻器1的透视立体图，图2是多层压敏电阻器1的截面图，图3是多层压敏电阻器1的透视顶视图，并且图4是多层压敏电阻器1的透视底视图。
[0037]如上所述，多层压敏电阻器1包括：烧结体2，以及例如位于烧结体2中的四个内部极(第一内部电极E1、第二内部电极E2、第三内部电极E3和第四内部电极E4)。内部电极的数量不限于四个，而是可以适当改变。多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多层压敏电阻器，所述多层压敏电阻器包括：烧结体，所述烧结体具有：在第一方向上的彼此相反的第一端面和第二端面，在与所述第一方向相交的第二方向上的彼此相反的第一侧面和第二侧面，以及在与所述第一方向和所述第二方向相交的第三方向上的彼此相反的第一主面和第二主面；第一内部电极；第二内部电极；第三内部电极；以及第四内部电极，所述第一内部电极、所述第二内部电极、所述第三内部电极和所述第四内部电极位于所述烧结体中，所述第一内部电极、所述第二内部电极、所述第三内部电极和所述第四内部电极从所述第一主面侧起按照所述第一内部电极、所述第三内部电极、所述第四内部电极和所述第二内部电极的顺序布置，所述第三内部电极和所述第四内部电极彼此电连接，当在所述第三方向上观察时，所述第一内部电极的至少一部分和所述第三内部电极的至少一部分彼此重叠，当在所述第三方向上观察时，所述第二内部电极的至少一部分和所述第四内部电极的至少一部分彼此重叠。2.权利要求1所述的多层压敏电阻器，其中当在所述第三方向上观察时，所述第三内部电极的至少一部分和所述第四内部电极的至少一部分彼此重叠。3.权利要求1所述的多层压敏电阻器，其中当在所述第三方向上观察时，所述第一内部电极的至少一部分、所述第二内部电极的至少一部分、所述第三内部电极的至少一部分和所述第四内部电极的至少一部分彼此重叠。4.权利要求1至3中任一项所述的多层压敏电阻器，其中所述第三内部电极与所述第四内部电极之间沿所述第三方向的第一距离大于以下每个距离：所述第一内部电极与所述第三内部电极之间沿所述第三方向的第二距离以及所述第二内部电极与所述第四内部电极之间沿所述第三方向的第三距离。5.权利要求1至3中任一项所述的多层压敏电阻器，其中所述第三内部电极与所述第四内部电极之间沿所述第三方向的第一距离为以下每个距离的0.5倍以上：所...

【专利技术属性】
技术研发人员：高村真史，秋山优斗，矢内剑，
申请(专利权)人：松下知识产权经营株式会社，
类型：发明
国别省市：