一种半导体集成电路，即使在使用束布线的情况下，也不引起集成度的降低及芯片面积的增加，能够避免违反通孔密度的设计规则。电源布线包括：第一层电源束布线，交替地配置有单布线宽度且不同电位的ＶＤＤ布线和ＶＳＳ布线；第二层电源束布线，配置在第一层电源束布线的上层，并且交替地配置有单布线宽度且不同电位的ＶＤＤ布线和ＶＳＳ布线；以及多个通孔，配置在第一层电源束布线和第二层电源束布线立体交叉的区域，并且将第一层电源束布线和第二层电源束布线中相同电位的布线之间电连接。相邻的第一层电源束布线之间和第二层电源束布线之间具有用于形成信号布线的信号布线形成区域。
【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路，特别是涉及具有隔着预定间隔 而配置有单布线宽度的布线的束布线的半导体集成电路。
技术介绍
半导体集成电路中的布线按照预定的设计规则而配置，当布线为 多层布线结构时，经由通孔对布线层间进行电连接。在这种多层布线 结构中，为了减少电压降的影响，电源布线及接地布线一般使用比信 号布线的宽度宽的布线(粗布线)，或者使用如下的束布线，隔着预 定间隔而平行配置有与信号布线的宽度大致相同的单布线宽度的布线。另外，在电源布线有不同电位的两种电源布线(VDD线、VSS线) 的情况下，进行交替配置(例如，参照专利文献1及图3)。专利文献l:日本特开2005-259913号公报 专利文献2:日本特开2003-141200号公报对图3 (A)的粗布线型的情况而言，由于布线间隔大，因此几乎 不会违反布线层间的通孔150、 160的密度的设计规则，但是，对图3 (B)的束布线型的情况而言，由于束布线210、 220、 230、 240处的 布线间隔小，因此容易违反布线层间的通孔251、 261的密度的设计规 则。为了避免违反设计规则，需要扩大布线211、 221、 231、 241的宽 度及布线间隔，但是如果这样做，就会导致集成度的降低及芯片面积 的增加。作为抑制由于如图3 (B)的束布线型所示被分割的布线的间隔扩 大而导致面积增大的技术，已公开有一种半导体集成电路的配置设计方法，即将位置关系彼此交叉的布线分割为布线交叉部和其它部分的 区域，对各区域插入狭缝(参照专利文献2)。但是，根据该技术，为 了遵守设计规则，不得不增大布线交叉部的面积。如果布线交叉部的 面积大，则用于形成束布线间的信号布线的区域变小，从而降低信号 布线的布线自由度。如果要确保信号布线的布线自由度，就有可能导 致集成度的降低及芯片面积的增加。
技术实现思路
本专利技术的主要目的在于，即使在使用束布线的情况下，也不引起 集成度的降低及芯片面积的增加，能够避免违反通孔密度的设计规则。根据本专利技术的第一方面， 一种半导体集成电路，其特征在于，具 有电源布线，在交替配置有单布线宽度且不同电位的布线的束布线之 间立体交叉的区域，各所述束布线中相同电位的布线之间经由通孔电 连接，在配置于同一层上的相邻的所述束布线之间，具有用于形成信 号布线的信号布线形成区域。根据本专利技术，作为电源布线使用交替配置有单布线宽度且不同电 位的布线的束布线，从而相同电位的布线交叉的部隔着一根布线而存 在，因此即使在使用束布线的情况下，也不引起集成度的降低及芯片 面积的增加，能够避免违反通孔密度的设计规则。附图说明图1是示意性地表示本专利技术实施例1的半导体集成电路的布线结 构的(A)局部俯视图以及(B)立体交叉区域的放大俯视图。图2是示意性地表示本专利技术实施例1的半导体集成电路的布线结 构的(A) W-W，间的剖视图、(B) X-X'间的剖视图、(C) Y-Y'间的 剖视图、(D) Z-Z'间的剖视图。图3是示意性地表示现有例的半导体集成电路的布线结构的(A) 粗布线型的局部俯视图以及(B)束布线型的局部俯视图。具体实施例方式在本专利技术实施方式的半导体集成电路中，具有电源布线，在交替地配置有单布线宽度且不同电位的布线(图1的11、 12、 21、 22)的 束布线(图1的10、 20)之间立体交叉的区域(图1的40)，各所述 束布线(图1的10、 20)中相同电位的布线之间(图1的11-21之间、 12-22之间)经由通孔(图1的41、 42)电连接，在配置于同一层上的 相邻的所述束布线之间(图1的10-10之间、20-20之间)，具有用于 形成信号布线(图1的31、 32)的信号布线形成区域(图1的30)。实施例1使用附图说明本专利技术实施例1的半导体集成电路。图1是示意性 地表示本专利技术实施例1的半导体集成电路的布线结构的(A)局部俯视 图以及(B)立体交叉区域的放大俯视图。图2是示意性地表示本专利技术 实施例1的半导体集成电路的布线结构的(A) W-W'间的剖视图、(B) X-X'间的剖视图、(C) Y-Y'间的剖视图、(D) Z-Z'间的剖视图。另 外，图1和图2中省略绝缘层。参照图1，在半导体集成电路中，在形成在半导体基板上的元件 上具有多层布线层，在该多层布线层中绝缘层和布线层交替层叠，布 线层之间由通孔进行连接。多层布线层具有电源布线。电源布线包括 交替地配置有单布线宽度且不同电位的布线11、 12 (21、 22)的束布 线10 (20)。在束布线10、 20立体交叉的立体交叉区域40,相同电 位的布线U、 21 (12、 22)间经由通孔41 (42)电连接。在配置于同 一层上的相邻的束布线10 (20)之间具有用于形成信号布线31 33的 信号布线区域30。第一层电源束布线10是单布线宽度且不同电位的VDD布线11 和VSS布线12在第一层上隔着预定间隔而交替地平行配置的束状的电 源布线。通过使VDD布线11和VSS布线12形成为束状，可以减少电压降的影响。在第一层电源束布线10的VDD布线11和VSS布线 12之间的间隔部分不配置信号布线，以使电源布线归并在一起。第二层电源束布线20是单布线宽度且不同电位的VDD布线21 和VSS布线22在第一层的上层即第二层上交替地平行配置的束状的电 源布线。通过使VDD布线21和VSS布线22形成为束状，可以减少 电压降的影响。在第二层电源束布线20的VDD布线21和VSS布线 22之间的间隔部分不配置信号布线，以使电源布线归并在一起。信号布线区域30是用于在相邻的第一层电源束布线10之间和第 二层电源束布线20之间形成信号布线31 33的区域。第一层信号布 线31是与第一层电源束布线10配置在同一层上、并配置在相邻的第 一层电源束布线10之间的预定位置上的信号布线。第二层信号布线32 是与第二层电源束布线20配置在同一层上、并配置在相邻的第二层电 源束布线20之间的预定位置上的信号布线。在第一层信号布线31和 第二层信号布线32立体交叉的区域，配置有用于将第一层信号布线31 和第二层信号布线32电连接的信号布线33。立体交叉区域40是第一层电源束布线IO和第二层电源束布线20 立体交叉的区域。在立体交叉区域40中，在第一层电源束布线10和 第二层电源束布线20之间具有VDD通孔41和VSS通孔42。 VDD通 孔41是用于将第一层电源束布线10的VDD布线11和第二层电源束 布线20的VDD布线21之间电连接的通孔。VSS通孔42是用于将第 一层电源束布线10的VSS布线12和第二层电源束布线20的VSS布 线22之间电连接的通孔。另外，在立体交叉区域40中，在第一层电 源束布线10的VDD布线11和第二层电源束布线20的VSS布线22 之间以及第一层电源束布线IO的VSS布线12和第二层电源束布线20 的VDD布线21之间不设置通孔，因此可以避免违反通孔密度的设计 规则。根据实施例1，作为电源布线使用交替地配置有单布线宽度且不同电位的布线ll、 12 (21、 22)的束布线10 (20)，从而能够避免违 反通孔密度的设计规则。这是因为，如果仅由平行配置有相同电位的 多个布线的束布线构成电源布线，则需要在布线交叉本文档来自技高网...
【技术保护点】
一种半导体集成电路，其特征在于， 具有电源布线结构，在交替地配置有单布线宽度且不同电位的布线的束布线之间立体交叉的区域，各所述束布线中相同电位的布线之间经由通孔彼此电连接， 在配置于同一层上的相邻的所述束布线之间，具有用于形成信 号布线的信号布线形成区域。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：寺山俊明，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。