本发明专利技术涉及一种半导体结构、阵列结构及其制备方法，半导体结构包括：衬底，衬底中具有位线结构；有源区，有源区一端位于位线结构上，在沿垂直于衬底的方向上，有源区包括第一通道层和至少包裹第一通道层底面和部分侧壁的第二通道层；第二通道层的底部与位线结构电连接；字线结构，在垂直于衬底的方向上，字线结构位于有源区相对的两侧；源极和漏极，位于有源区的延伸方向的两端。上述半导体结构中，有源区具有第一通道层和第二通道层，利用第一通道层和第二通道层之间形成的高质量同质结界面，可以提高半导体结构的导通电流，降低漏电流。并且，还可以通过采用具有较少材料缺陷的第二通道层，增加有源区中自由电子的数量，提高导通电流。电流。电流。
【技术实现步骤摘要】
半导体结构、阵列结构、多层堆叠结构及其制备方法
[0001]本专利技术涉及半导体制造领域，特别是涉及一种半导体结构、阵列结构、多层堆叠结构及其制备方法。
技术介绍
[0002]薄膜晶体管(Thin Film Transistor，TFT)可用于驱动液晶显示器上的液晶象素点。薄膜晶体管应用于有源矩阵液晶显示器，是目前最好的LCD彩色显示设备之一，其效果接近CRT显示器，是现在笔记本电脑和台式机上的主流显示设备。每个像素点都是由集成在自身上的薄膜晶体管来控制，不但速度可以极大提高，而且对比度和亮度也大大提高了，同时分辨率也达到了较高水平。
[0003]氧化铟镓锌层材料(IGZO)是应用于新一代薄膜晶体管技术中的沟道层材料，采用IGZO制备得到的TFT晶体管具有如下几点优势：一是漏电流低，因此比特存储时间更长；二是驱动电流大，可以提高数据写入速度。
[0004]然而，IGZO材料必须在氧气存在的情况下进行退火，以修复氧空位引起的材料缺陷，这会使得IGZO中的自由电子数减少，影响晶体管的导通电流。
技术实现思路
[0005]基于此，有必要针对
技术介绍
中的问题，提供一种半导体结构、阵列结构及其制备方法，以提高晶体管的导通电流。
[0006]本申请的一个实施例公开了一种半导体结构，包括：衬底，衬底中具有位线结构；有源区，有源区一端位于位线结构上，在沿垂直于衬底的方向上，有源区包括第一通道层和至少包裹第一通道层底面和部分侧壁的第二通道层；第二通道层的底部与位线结构电连接；字线结构，在垂直于衬底的方向上，字线结构位于有源区相对的两侧；源极和漏极，位于有源区的延伸方向的两端。
[0007]上述半导体结构，有源区具有第一通道层和第二通道层，利用第一通道层和第二通道层之间形成的高质量同质结界面，可以提高半导体结构的导通电流，降低漏电流。并且，还可以通过采用具有较少材料缺陷的第二通道层，增加有源区中自由电子的数量，提高导通电流。
[0008]在其中一个实施例中，第一通道层包括高阻氧化铟镓锌层，第二通道层包括低阻氧化铟镓锌层。
[0009]低阻氧化铟镓锌层具有较少的材料缺陷，可以明显提高晶体管的开关电流比和阈值电压。并且，低阻氧化铟镓锌层和高阻氧化铟镓锌层之间能够形成高质量的同质结界面，可以进一步提高晶体管的开关电流比(ON/OFF ratio)和阈值电压(Vth)，减小漏电流。
[0010]在其中一个实施例中，有源区的另一端与电容结构其中一个电极相连。
[0011]在其中一个实施例中，字线结构包括栅氧化层和位于栅氧化层外侧的字线导电层。
[0012]本申请的一个实施例还公开了一种阵列结构，包括：多个前述任一实施例中的半导体结构，阵列结构具有多行多列；其中，位于同一行的各半导体结构的位线结构彼此电连接；位于同一列的各半导体结构的字线结构彼此电连接。
[0013]在其中一个实施例中，位于同一列的各半导体结构之间具有第一介质层，同一列中各半导体结构的有源区由第一介质层隔开；位于同一行的各半导体结构之间具有第二介质层，同一行中各半导体结构由第二介质层隔开。
[0014]上述阵列结构包括多个前述任一实施例中的半导体结构，其中，每个半导体结构的有源区包括上下叠置的第一通道层和第二通道层，利用两个通道层之间形成的高质量的同质结节面可以降低半导体结构的漏电流，从整体上降低阵列结构的漏电流，大幅降低了漏电流产生的功耗。
[0015]本申请的一个实施例还公开了一种多层堆叠结构，包括多层前述任一实施例中的阵列结构，各层阵列结构上下叠置；其中，各层阵列结构之间的字线结构、位线结构和有源区相互独立。
[0016]上述多层堆叠结构，采用低阻氧化铟镓锌层和高阻氧化铟镓锌层共同组成有源区，大大降低了单个半导体结构的漏电流，从整体上降低多层堆叠结构的漏电流，从而大幅降低了漏电流产生的功耗，有利于保证器件的正常运行，提高器件密度。
[0017]本申请的一个实施例还公开了一种阵列结构的制备方法，包括：提供衬底；在衬底中形成多条沿第一方向延伸的位线结构；在衬底上形成第一介质层，并于第一介质层中形成阵列排布的有源区，有源区的一端位于位线结构上，且在垂直于衬底的方向上，有源区包括第一通道层和至少包裹第一通道层底面和部分侧壁的第二通道层；第二通道层的底部与位线结构电连接；于第一介质层中形成若干沿第二方向延伸的第二介质层，第二方向与第一方向相交；其中，第二介质层位于相邻的两列有源区之间；形成字线结构，字线结构位于有源区相对的两侧。
[0018]上述阵列结构的制备方法，通过形成具有第一通道层和第二通道层的有源区，利用第一通道层和第二通道层之间形成的高质量同质结界面，提高半导体结构的导通电流，降低漏电流，减少了阵列结构的漏电流所造成的功耗。此外，通过形成具有较少材料缺陷的第二通道层，可以增加有源区中自由电子的数量，提高导通电流。
[0019]在其中一个实施例中，在衬底中形成多条沿第一方向延伸的位线结构，包括：于衬底中形成若干沿第一方向延伸的沟槽；形成导电层，导电层填满沟槽，且导电层的上表面与衬底的上表面齐平。
[0020]在其中一个实施例中，在衬底上形成第一介质层，并于第一介质层中形成阵列排布的有源区，包括：于衬底的上表面形成第一介质层；于第一介质层中形成阵列排布的通孔，通孔位于位线结构上方，暴露出位线结构的上表面；于通孔中形成第一通道层和第二通道层，其中，第二通道层至少包裹第一通道层的底面和部分侧壁，第二通道层的底部与位线结构电连接。
[0021]在其中一个实施例中，于通孔中形成第一通道层和第二通道层，包括：形成第二通道层，第二通道层覆盖通孔的侧壁、底部和第一介质层的上表面；形成第一通道层，第一通道层覆盖第二通道层的表面，且填满通孔；去除第一介质层上表面的第一通道层和第二通道层。
[0022]在其中一个实施例中，通过原子层沉积工艺，在无氧的气氛中，形成第一通道层：通过原位沉积方式，在有氧的气氛中，形成第二通道层。
[0023]在其中一个实施例中，第一通道层和/或第二通道层包含氧化铟、氧化镓、氧化锌、氧化铟镓、氧化铟锌、氧化镓锌、氧化铟镓锌中的至少一种。
[0024]在其中一个实施例中，第一通道层包括高阻氧化铟镓锌层，第二通道层包括低阻氧化铟镓锌层。
[0025]低阻氧化铟镓锌层具有较少的材料缺陷，可以明显提高晶体管的开关电流比和阈值电压。并且，低阻氧化铟镓锌层和高阻氧化铟镓锌层之间能够形成高质量的同质结界面，可以进一步提高晶体管的开关电流比(ON/OFF ratio)和阈值电压(Vth)，减小漏电流。
[0026]在其中一个实施例中，于第一介质层中形成若干沿第二方向延伸的第二介质层，包括：于第一介质层中形成若干沿第二方向延伸的开口，开口贯穿第一介质层，暴露出衬底的上表面；形成第二介质层，第二介质层填满开口，且第二介质层的上表面与第一介质层的上表面齐平。
[0027]在其中一个实施例中，形成字线结构，包括：降低第一介质层的本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底中具有位线结构；有源区，所述有源区一端位于所述位线结构上，在沿垂直于所述衬底的方向上，所述有源区包括第一通道层和至少包裹所述第一通道层底面和部分侧壁的第二通道层；所述第二通道层的底部与所述位线结构电连接；字线结构，在垂直于所述衬底的方向上，所述字线结构位于所述有源区相对的两侧；源极和漏极，位于所述有源区的延伸方向的两端。2.根据权利要求1所述的半导体结构，其特征在于，所述第一通道层包括高阻氧化铟镓锌层，所述第二通道层包括低阻氧化铟镓锌层。3.根据权利要求1所述的半导体结构，其特征在于，所述有源区的另一端与电容结构其中一个电极相连。4.根据权利要求1所述的半导体结构，其特征在于，所述字线结构包括栅氧化层和位于所述栅氧化层外侧的字线导电层。5.一种阵列结构，其特征在于，包括：多个如权利要求1
‑
4任一项所述的半导体结构，所述阵列结构具有多行多列；其中，位于同一行的各所述半导体结构的位线结构彼此电连接；位于同一列的各所述半导体结构的字线结构彼此电连接。6.根据权利要求5所述的阵列结构，其特征在于，位于同一列的各所述半导体结构之间具有第一介质层，同一列中各所述半导体结构的有源区由所述第一介质层隔开；位于同一行的各所述半导体结构之间具有第二介质层，同一行中各所述半导体结构由所述第二介质层隔开。7.一种多层堆叠结构，其特征在于，包括多层如权利要求5
‑
6任一项所述的阵列结构，各层所述阵列结构上下叠置；其中，各层阵列结构之间的字线结构、位线结构和有源区相互独立。8.一种阵列结构的制备方法，其特征在于，包括：提供衬底；在所述衬底中形成多条沿第一方向延伸的位线结构；在所述衬底上形成第一介质层，并于所述第一介质层中形成阵列排布的有源区，所述有源区的一端位于所述位线结构上，且在垂直于所述衬底的方向上，所述有源区包括第一通道层和至少包裹所述第一通道层底面和部分侧壁的第二通道层；所述第二通道层的底部与所述位线结构电连接；于所述第一介质层中形成若干沿第二方向延伸的第二介质层，所述第二方向与所述第一方向相交；其中，所述第二介质层位于相邻的两列有源区之间；形成字线结构，所述字线结构位于所述有源区相对的两侧。9.根据权利要求8所述的阵列结构的制备方法，其特征在于，所述在所述衬底中形成多条沿第一方向延伸的位线结构，包括：于所述衬底中形成若干沿第一方向延伸的沟槽；形成导电层，所述导电层填满所述沟槽，且所述导电层的上表面与所述衬底的上表面齐平。
10.根据权利要求8所述的阵列结构的制备方法，其特征在于，在所述衬底...
【专利技术属性】
技术研发人员：邵光速，邱云松，肖德元，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。