半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中，形成方法包括：提供衬底；在衬底上形成栅极、源漏区、位于栅极侧壁的侧墙结构、以及位于衬底上的第一介质层，侧墙结构包括牺牲侧墙、以及位于牺牲侧墙侧壁表面的侧墙层，第一介质层位于侧墙结构表面且暴露出栅极顶部和侧墙结构顶部；形成位于第一介质层、栅极以及侧墙结构上的牺牲层；形成位于源漏区上的源漏电连接层，源漏电连接层顶部表面高于侧墙结构的顶部表面；去除牺牲层和牺牲侧墙；形成位于侧墙层顶部的第二介质层，第二介质层封闭侧墙层之间的间隙以形成空腔层。所述半导体结构及其形成方法提升了空腔层的稳定性，使其与后续工艺的兼容性更好，从而提高了器件性能。从而提高了器件性能。从而提高了器件性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体
，具体涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体器件的集成化程度越来越高，器件尺寸越来越小。在小尺寸半导体器件中，各部分结构排布密集，尤其是金属导线、金属栅极等金属结构之间的距离不断减小，从而使寄生电容升高，导致RC延迟更严重，使得器件运行速度、功耗等受到很大的影响。因此，如何减小半导体器件内的金属结构之间的寄生电容，成为本领域技术研究的热点问题。
[0003]其中，空气因其具有超低的介电常数，是理想的低k介质材料。近年来，研究人员广泛地将空气间隔层引入半导体器件内的隔离介质层中，以减小各器件结构之间的寄生电容，引入的空气间隔层的尺寸越大，寄生电容的减小越明显。
[0004]然而，在现有技术中，空气间隔层的稳定性较差，容易在后续工艺中被破坏，从而影响器件性能。

技术实现思路

[0005]本专利技术解决的技术问题是，提供一种半导体结构及其形成方法，提升了空气间隔层的稳定性，使其与后续工艺的兼容性更好，从而提高了器件性能。
[0006]为解决上述技术问题，本专利技术的技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括：基底、位于所述基底上的若干鳍部结构、以及各鳍部结构之间的隔离层；在所述衬底上形成栅极、分别位于栅极两侧衬底内的源漏区、位于所述栅极侧壁的侧墙结构、以及位于衬底上第一介质层，所述栅极横跨所述鳍部结构的顶部表面和部分侧壁表面，所述侧墙结构包括牺牲侧墙、以及位于所述牺牲侧墙侧壁表面的侧墙层，所述第一介质层位于所述侧墙结构表面且暴露出所述栅极顶部和所述侧墙结构顶部；形成位于所述第一介质层、栅极以及所述侧墙结构上的牺牲层；形成位于所述源漏区上的源漏电连接层，所述源漏电连接层位于所述牺牲层以及第一介质层内，所述源漏电连接层顶部表面高于所述侧墙结构的顶部表面；在形成源漏电连接层之后，去除所述牺牲层和牺牲侧墙；在去除所述牺牲层和牺牲侧墙后，形成位于侧墙层顶部的第二介质层，所述第二介质层封闭所述侧墙层之间的间隙以形成空腔层。
[0007]可选的，形成所述栅极、源漏区、侧墙结构以及第一介质层的方法包括：在所述衬底上形成伪栅；在所述伪栅侧壁形成侧墙结构；在所述伪栅两侧的衬底内形成源漏区；形成位于所述衬底上的第一介质层；去除所述伪栅，形成栅极开口；在所述栅极开口内形成栅极。
[0008]可选的，所述侧墙结构的形成方法包括：在所述伪栅侧壁表面形成第一侧墙层；在所述第一侧墙层表面形成牺牲侧墙；在所述牺牲侧墙表面形成第二侧墙层，所述第一侧墙层、牺牲侧墙以及第二侧墙层构成侧墙结构。
[0009]可选的，在形成所述栅极之后，在形成所述牺牲层之前，还包括：对所述栅极的高
度进行减薄处理；在减薄处理后，形成位于所述栅极上的栅极保护层。
[0010]可选的，所述源漏电连接层的形成方法包括：在所述源漏区上的第一介质层和牺牲层内形成贯穿所述第一介质层和牺牲层的源漏通孔；在所述源漏通孔内形成源漏电连接层。
[0011]可选的，所述半导体结构的形成方法还包括：在形成所述源漏电连接层的同时，形成位于所述栅极上的栅极电连接层，所述栅极电连接层位于所述牺牲层以及栅极保护层内，所述栅极电连接层顶部表面高于所述侧墙结构的顶部表面。
[0012]可选的，所述栅极电连接层底部表面与所述栅极顶部表面相接触。
[0013]可选的，所述牺牲侧墙的材料包括无定形硅；所述牺牲层的材料包括氧化硅。
[0014]可选的，去除所述牺牲侧墙的工艺包括各向同性的湿法蚀刻工艺或干法蚀刻工艺；去除所述牺牲层的工艺包括各向同性的湿法蚀刻工艺。
[0015]可选的，去除所述牺牲侧墙的工艺包括Frontier工艺；去除所述牺牲层的工艺包括Certas工艺。
[0016]可选的，所述牺牲侧墙的材料包括氧化硅；所述牺牲层的材料包括氧化硅。
[0017]可选的，去除所述牺牲侧墙的工艺包括Certas工艺；去除所述牺牲层的工艺包括Certas工艺。
[0018]可选的，所述第二介质层的材料包括氧化硅。
[0019]可选的，所述第二介质层的形成工艺包括非正投影沉积工艺。
[0020]可选的，所述牺牲侧墙的厚度大于5纳米。
[0021]可选的，所述牺牲层的厚度大于100埃。
[0022]可选的，所述侧墙层的材料包括氮化硅或氧化硅。
[0023]可选的，在形成所述第二介质层后，所述半导体结构的形成方法还包括：形成位于所述源漏电连接层上的电互连层。
[0024]相应的，本专利技术的技术方案提供一种半导体结构，包括：衬底，所述衬底包括：基底、位于所述基底上的若干鳍部结构、以及各鳍部结构之间的隔离层；位于所述衬底上的栅极，所述栅极横跨所述鳍部结构的顶部表面和部分侧壁表面；位于所述栅极侧壁的侧墙隔离结构，所述侧墙隔离结构包括空腔层、以及位于所述空腔层两侧的侧墙层；位于所述栅极两侧衬底内的源漏区；位于所述衬底上、以及侧墙隔离结构表面的第一介质层，所述第一介质层的顶部表面低于所述侧墙隔离结构的顶部表面；位于所述源漏区上的源漏电连接层，所述源漏电连接层顶部表面高于所述侧墙隔离结构顶部表面，且所述空腔层位于所述源漏电连接层与栅极之间；位于所述第一介质层顶部表面、侧墙隔离结构顶部表面以及源漏电连接层表面的第二介质层。
[0025]可选的，所述隔离层顶部表面低于所述鳍部结构顶部表面。
[0026]可选的，所述半导体结构还包括：位于所述栅极顶部的第一介质层和第二介质层内的第一开口，所述第一开口的深度小于栅极高度的一半；位于所述第一开口内的栅极保护层，所述栅极保护层与所述侧墙隔离结构齐平。
[0027]可选的，所述半导体结构还包括：位于所述源漏区顶部的第一介质层和第二介质层内的源漏通孔，所述源漏电连接层位于所述源漏通孔内。
[0028]可选的，所述半导体结构还包括：位于所述栅极顶部的栅极保护层和第二介质层
内的第二栅极开口、以及位于所述第二栅极开口内的栅极电连接层。
[0029]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0030]本专利技术的技术方案提供的半导体结构的形成方法中，由于在所述侧墙结构上形成了牺牲层，从而为后续形成的第二介质层提供了空间，使第二介质层能够覆盖所述空腔层的顶部，继而对所述空腔层进行了保护。此外，所述牺牲层的存在也使得所述源漏电连接层的顶部表面高于所述空腔层的顶部表面，从而，在后续对所述源漏电连接层进行其他工艺的过程中，无需接触所述空腔层，减少了所述空腔层被破坏的可能性，保证了空腔层的完整性，提升了工艺兼容性，改善了器件性能。
[0031]进一步，由于在形成所述栅极之后，在形成所述牺牲层之前，对所述栅极的高度进行了减薄处理，从而使后续形成的空腔层顶部高于所述栅极表面的栅极电连接层的底部表面，继而进一步减小了所述栅极电连接层与所述源漏电连接层之间的寄生电容。此外，在减薄处理后，形成了位于所述栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括：基底、位于所述基底上的若干鳍部结构、以及各鳍部结构之间的隔离层；在所述衬底上形成栅极、分别位于栅极两侧衬底内的源漏区、位于所述栅极侧壁的侧墙结构、以及位于衬底上第一介质层，所述栅极横跨所述鳍部结构的顶部表面和部分侧壁表面，所述侧墙结构包括牺牲侧墙、以及位于所述牺牲侧墙侧壁表面的侧墙层，所述第一介质层位于所述侧墙结构表面且暴露出所述栅极顶部和所述侧墙结构顶部；形成位于所述第一介质层、栅极以及所述侧墙结构上的牺牲层；形成位于所述源漏区上的源漏电连接层，所述源漏电连接层位于所述牺牲层以及第一介质层内，所述源漏电连接层顶部表面高于所述侧墙结构的顶部表面；在形成源漏电连接层之后，去除所述牺牲层和牺牲侧墙；在去除所述牺牲层和牺牲侧墙后，形成位于侧墙层顶部的第二介质层，所述第二介质层封闭所述侧墙层之间的间隙以形成空腔层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅极、源漏区、侧墙结构以及第一介质层的方法包括：在所述衬底上形成伪栅；在所述伪栅侧壁形成侧墙结构；在所述伪栅两侧的衬底内形成源漏区；形成位于所述衬底上的第一介质层；去除所述伪栅，形成栅极开口；在所述栅极开口内形成栅极。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述侧墙结构的形成方法包括：在所述伪栅侧壁表面形成第一侧墙层；在所述第一侧墙层表面形成牺牲侧墙；在所述牺牲侧墙表面形成第二侧墙层，所述第一侧墙层、牺牲侧墙以及第二侧墙层构成侧墙结构。4.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述栅极之后，在形成所述牺牲层之前，还包括：对所述栅极的高度进行减薄处理；在减薄处理后，形成位于所述栅极上的栅极保护层。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述源漏电连接层的形成方法包括：在所述源漏区上的第一介质层和牺牲层内形成贯穿所述第一介质层和牺牲层的源漏通孔；在所述源漏通孔内形成源漏电连接层。6.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成所述源漏电连接层的同时，形成位于所述栅极上的栅极电连接层，所述栅极电连接层位于所述牺牲层以及栅极保护层内，所述栅极电连接层顶部表面高于所述侧墙结构的顶部表面。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述栅极电连接层底部表面与所述栅极顶部表面相接触。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲侧墙的材料包括无定形硅；所述牺牲层的材料包括氧化硅。9.如权利要求8所述的半导体结构的形成方法，其特征在于，去除所述牺牲侧墙的工艺包括各向同性的湿法蚀刻工艺或干法蚀刻工艺；去除所述牺牲层的工艺包括各向同性的湿法...

【专利技术属性】
技术研发人员：谭程，纪世良，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：