本发明专利技术公开了一种三维扇出型封装结构的制造方法及其产品，该制造方法包括以下步骤：在倒装芯片完成倒装和塑封后，采用激光开孔等方式形成通孔，再在通孔内塞填导电材料，再进行三维堆叠等，最后植球。本发明专利技术提供的三维扇出型封装结构的制造方法中，采用激光开孔工艺，省去黄光和蚀刻；无需高腔PVD生长种子层，不存在金属覆盖率的问题；无需电镀工艺，节省成本；打孔点胶方式可以应对高深宽比；无需通过研磨来实现铜柱露头，不存在铜污染问题；通用于先重布线(RDL first)和先芯片(Chip first)两种技术路线。first)两种技术路线。first)两种技术路线。
【技术实现步骤摘要】
一种三维扇出型封装结构的制造方法及其产品
[0001]本专利技术属于半导体封装
，具体涉及一种三维扇出型封装结构的制造方法及其产品。
技术介绍
[0002]传统的三维扇出型封装(3DFO)方法中，在完成底层芯片的模封后，为了进一步实现垂直方向的层间互连，需要在底层模封所用的环氧塑封料(EMC)、干膜(Dry Film)或硅(Si)等结构中形成金属化的通孔(Via)。根据通孔形成时机可以不同分为先通孔(via first)和后通孔(via last)两种技术路线。
[0003]Via first路线中，首先通过黄光和电镀工艺生长出铜柱，然后进行晶圆级塑封(Compression Molding)制得金属化的通孔。
[0004]Via last路线中，首先进行晶圆级塑封，然后在塑封料上开孔。然后，根据材料的不同，采用机械钻孔、激光打孔、黄光(photo lithography)和蚀刻(etching)等方法完成开孔。随后，通过高腔PVD形成金属种子层。再采用电镀工艺完成通孔的金属填充。最后，通过研磨实现铜柱露头和端面整平。
[0005]但是，上述两种路线存在以下不足：
[0006]1)Via first路线中，在塑封过程中，铜柱有被挤压变形甚至坍塌的风险；
[0007]2)Via last路线中，通孔的金属化需要使用高腔物理气相沉积(PVD)，当通孔较深时可能有金属覆盖率不足的问题；
[0008]3)深孔的填孔电镀工艺时间长、成本高；
[0009]4)研磨实现铜柱露头的工艺，可能存在铜污染的问题；
[0010]5)能对应的通孔深宽比有限。
技术实现思路
[0011]为解决现有技术中存在的技术问题，本专利技术的目的在于提供一种三维扇出型封装结构的制造方法及其产品。
[0012]为实现上述目的，达到上述技术效果，本专利技术采用的技术方案为：
[0013]本专利技术公开了一种三维扇出型封装结构的制造方法，包括以下步骤：
[0014]1)在载板上涂布临时键合材料和制备RDL线路；
[0015]2)将倒装芯片焊接到步骤1)的RDL线路上；
[0016]3)晶圆级塑封；
[0017]4)激光开孔，形成多个通孔，露出RDL线路上的部分焊盘；
[0018]5)塞通孔、固化；
[0019]6)制作顶部焊盘；
[0020]7)在顶部焊盘上焊接芯片，实现三维堆叠；
[0021]8)二次塑封或底填充；
[0022]9)拆载板和临时键合材料；
[0023]10)植球。
[0024]进一步的，步骤1)中，所述RDL线路包括重布线层、顶焊盘与底焊盘，所述重布线层设置于钝化层内，所述钝化层设置于临时键合材料形成的临时键合层上，所述钝化层上设置有顶焊盘，所述临时键合层背离载板的一侧设置有底焊盘，所述顶焊盘与底焊盘之间通过重布线层实现电性连接。
[0025]进一步的，步骤5)中，所述通孔中塞填的导电材料包括导电胶或导电纳米材料，所述导电胶包括但不限于：导电银浆、导电铜浆、锡膏，所述导电纳米材料包括但不限于：金属纳米线、金属纳米颗粒、碳纳米管。
[0026]进一步的，步骤2)中，所述倒装芯片通过微凸点和锡银与RDL线路中的顶焊盘相连。
[0027]本专利技术还公开了一种如上所述的三维扇出型封装结构的制造方法制作得到的三维扇出型封装结构，包括：
[0028]RDL线路，包括重布线层、顶焊盘与底焊盘，所述顶焊盘与底焊盘之间通过重布线层实现电性连接；所述底焊盘上设置有锡球；
[0029]倒装芯片，与顶焊盘相连；
[0030]塑封层，采用塑封料进行晶圆级塑封得到，所述塑封层上采用激光开孔形成多个通孔，所述通孔内填充导电材料；
[0031]顶部焊盘，设置于塑封层上，通过导电材料与顶焊盘电性连接；
[0032]芯片，焊接到顶部焊盘上；
[0033]二次塑封层或底填充胶层，采用二次塑封层时，二次塑封层将芯片全部包裹在内，采用底填充胶层时，底填充胶层不包裹芯片，只将芯片与顶部焊盘的连接部分包裹在内。
[0034]本专利技术还公开了另一种三维扇出型封装结构的制造方法，包括以下步骤：
[0035]1)在载板上通过涂布临时键合材料形成临时键合层，再将倒装芯片转移到临时键合层上；
[0036]2)晶圆级塑封；
[0037]3)塑封料开孔(through molding via，TMV)，形成多个通孔；
[0038]4)塞通孔、固化；
[0039]5)制作顶部焊盘；
[0040]6)在顶部焊盘上焊接芯片，实现三维堆叠；
[0041]7)二次塑封或底填充；
[0042]8)拆载板和临时键合材料；
[0043]9)制备RDL线路；
[0044]10)植球。
[0045]进一步的，步骤1)中，所述倒装芯片通过钝化层设置于临时键合层上。
[0046]进一步的，步骤4)中，所述通孔中塞填的导电材料包括导电胶或导电纳米材料，所述导电胶包括但不限于：导电银浆、导电铜浆，所述导电纳米材料包括但不限于：金属纳米线、金属纳米颗粒、碳纳米管。
[0047]进一步的，步骤9)中，所述RDL线路包括重布线层和底焊盘，所述重布线层设置于
钝化层内，所述钝化层下方设置有底焊盘，所述顶部焊盘与底焊盘之间通过通孔内的导电材料和重布线层实现电性连接。
[0048]本专利技术还公开了一种如上所述的三维扇出型封装结构的制造方法制作得到的三维扇出型封装结构，包括：
[0049]RDL线路，包括重布线层和底焊盘，所述重布线层设置于钝化层内，所述钝化层下方设置有底焊盘，所述底焊盘上设置有锡球；
[0050]倒装芯片，与底焊盘相连；
[0051]塑封层，采用塑封料进行晶圆级塑封得到，塑封层上采用激光开孔形成多个通孔10，通孔内填充导电材料；
[0052]顶部焊盘11，设置于塑封层上，所述顶部焊盘与底焊盘之间通过通孔内的导电材料和重布线层实现电性连接；
[0053]芯片，焊接到顶部焊盘上；
[0054]二次塑封层或底填充胶层，采用二次塑封层时，二次塑封层将芯片全部包裹在内，采用底填充胶层时，底填充胶层不包裹芯片，只将芯片与顶部焊盘的连接部分包裹在内。
[0055]与现有技术相比，本专利技术的有益效果为：
[0056]1)采用激光开孔工艺，省去黄光和蚀刻；
[0057]2)无需高腔PVD生长种子层，不存在金属覆盖率的问题；
[0058]3)无需电镀工艺，节省成本；
[0059]4)打孔点胶方式可以应对高深宽比；
[0060]5)无需通过研磨来实现铜柱露头，不存在铜污染问题；
[0061]6)通用于先重布线(RDL first)和先芯片(Chip first)两种技术路线。
附图说明
[0062]图本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种三维扇出型封装结构的制造方法，其特征在于，包括以下步骤：1)在载板上涂布临时键合材料和制备RDL线路；2)将倒装芯片焊接到步骤1)的RDL线路上；3)晶圆级塑封；4)激光开孔，形成多个通孔，露出RDL线路上的部分焊盘；5)塞通孔、固化；6)制作顶部焊盘；7)在顶部焊盘上焊接芯片，实现三维堆叠；8)二次塑封或底填充；9)拆载板和临时键合材料；10)植球。2.根据权利要求1所述的一种三维扇出型封装结构的制造方法，其特征在于，步骤1)中，所述RDL线路包括重布线层、顶焊盘与底焊盘，所述重布线层设置于钝化层内，所述钝化层设置于临时键合材料形成的临时键合层上，所述钝化层上设置有顶焊盘，所述临时键合层背离载板1的一侧设置有底焊盘，所述顶焊盘与底焊盘之间通过重布线层实现电性连接。3.根据权利要求1所述的一种三维扇出型封装结构的制造方法，其特征在于，步骤5)中，所述通孔中塞填的导电材料包括导电胶或导电纳米材料，所述导电胶包括但不限于：导电银浆、导电铜浆，所述导电纳米材料包括但不限于：金属纳米线、金属纳米颗粒、碳纳米管。4.根据权利要求1所述的一种三维扇出型封装结构的制造方法，其特征在于，步骤2)中，所述倒装芯片通过微凸点和锡银与RDL线路中的顶焊盘相连。5.一种根据权利要求1
‑
4任一所述的三维扇出型封装结构的制造方法制作得到的三维扇出型封装结构，其特征在于，包括：RDL线路，包括重布线层、顶焊盘与底焊盘，所述顶焊盘与底焊盘之间通过重布线层实现电性连接；所述底焊盘上设置有锡球；倒装芯片，与顶焊盘相连；塑封层，采用塑封料进行晶圆级塑封得到，所述塑封层上采用激光开孔形成多个通孔，所述通孔内填充导电材料；顶部焊盘，设置于塑封层上，通过导电材料与顶焊盘电性连接；芯片，焊接到顶部焊盘上；二次塑封层或底填充胶层，采用二次塑封层时，二次塑封层将芯片全部包裹在内，采用底填充胶层时，底填充胶层不包裹芯片，只将芯片与顶部焊盘的...
【专利技术属性】
技术研发人员：马书英，申九林，
申请(专利权)人：华天科技昆山电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。