一种正交信号产生电路及其实现方法技术

本发明专利技术公开了一种正交信号产生电路及其实现方法，电路包括输入电源、电源隔离模块、主控模块、晶体振荡模块、存储模块、数字频率合成模块、缓冲模块；其中，输入电源的输出端连接电源隔离模块的输入端，电源隔离模块的输出端分别连接主控模块、晶体振荡模块、存储模块、数字频率合成模块和缓冲模块的电源输入端，主控模块与晶体振荡模块双向连接，主控模块与存储模块双向连接，主控模块的输出端连接数字频率合成模块的输入端，数字频率合成模块的输出端连接缓冲模块的输入端；数字频率合成模块选择正弦波输出和符号位输出，用于生成同步的正弦正交信号和方波正交信号。本发明专利技术实施例能够输出正弦和方波正交信号，可应用于集成电路设计技术领域。术领域。术领域。

【技术实现步骤摘要】
一种正交信号产生电路及其实现方法


[0001]本专利技术涉及集成电路设计
，尤其是一种正交信号产生电路及其实现方法。

技术介绍

[0002]随着当代电子技术的不断发展及普及，电子产品自动测试的要求也越来越高，同时要求测试的工具对正交信号的性能要求也越来越高。当前产生正交信号的方案有多种，包括纯硬件产生方法，利用单片机内置定时器+数字模拟转换器(DAC)法，以及其他高速可编程器件+数字模拟转换器(DAC)/直接数字频率合成(DDS)外设法。但是，这些设计很多都只考虑特定应用的需求，并没有完全考虑对正交信号的多元化需求,不能同时提供正弦正交和方波正交信号，频率调节精度较低。综合上述，相关技术中存在的技术问题亟需得到解决。

技术实现思路

[0003]有鉴于此，本专利技术实施例提供一种正交信号产生电路及其实现方法，以实现同时产生正弦正交和方波正交信号。
[0004]一方面，本专利技术提供了一种正交信号产生电路，所述电路包括输入电源、电源隔离模块、主控模块、晶体振荡模块、存储模块、数字频率合成模块、缓冲模块；其中，所述输入电源的输出端连接所述电源隔离模块的输入端，所述
[0005]电源隔离模块的输出端分别连接所述主控模块、晶体振荡模块、存储模块、数字频率合成模块和缓冲模块的电源输入端，所述主控模块与所述晶体振荡模块双向连接，所述主控模块与所述存储模块双向连接，所述主控模块的输出端连接所述数字频率合成模块的输入端，所述数字频率合成模块的输出端连接所述缓冲模块的输入端；所述数字频率合成模块选择正弦波输出和符号位输出，用于生成同步的正弦正交信号和方波正交信号，所述数字频率合成模块包括第一直接数字频率合成单元和第二直接数字频率合成单元，所述第一直接数字频率合成单元连接所述第二直接数字频率合成单元，所述第一直接数字频率合成单元与所述第二直接数字频率合成单元的相位寄存器的数值差为九十度。
[0006]可选地，所述电路还包括数据传输接口和桥接芯片，所述数据传输接口与所述桥接芯片连接，所述桥接芯片与所述主控模块连接。
[0007]可选地，所述电源隔离模块包括直流转换单元、第一整流器供电单元、第二整流器供电单元、第三整流器供电单元、第四整流器供电单元和第五整流器供电单元，所述直流转换单元分别连接所述第一整流器供电单元、所述第二整流器供电单元、所述第三整流器供电单元、所述第四整流器供电单元和所述第五整流器供电单元；其中，所述第一整流器供电单元和所述第二整流器供电单元用于对所述缓冲模块供电，所述第三整流器供电单元用于对所述主控模块进行模拟参考供电，所述第四整流器供电单元和所述第五整流器供电单元用于对所述桥接芯片供电，所述第一整流器供电单元和所述第五整流器供电单元用于对所
述数字频率合成模块供电，所述第五整流器供电单元还用于分别对所述主控模块、所述存储模块和所述晶体振荡模块供电。
[0008]可选地，所述主控模块包括锁相环单元、第一定时器、第二定时器、静态随机存取存储器和微控制单元；其中，所述微控制单元分别与所述锁相环单元、所述第一定时器、所述第二定时器、所述静态随机存取存储器连接；所述锁相环单元的输入端连接所述晶体振荡模块的输出端，所述锁相环单元的输出端连接所述第一定时器；所述第一定时器的输出端与所述数字频率合成模块的输入端连接；所述第二定时器的输入端连接所述数字频率合成模块的输出端，所述第二定时器的输出端连接所述静态随机存取存储器。
[0009]可选地，所述缓冲模块包括正弦波输出缓冲单元和信号输出端子，所述正弦波输出缓冲单元的输出端连接所述信号输出端子的输入端。
[0010]可选地，所述正弦波输出缓冲单元包括第一运算放大器和第二运算放大器，所述第一运算放大器的输入端连接所述第一直接数字频率合成单元的输出端，所述第二运算放大器的输入端连接所述第二直接数字频率合成单元的输出端。
[0011]可选地，所述正弦波输出缓冲单元还包括低通滤波器，所述低通滤波器用于滤除所述第一运算放大器和所述第二运算放大器的高频谐波信号。
[0012]可选地，所述晶体振荡模块为温度补偿性有源晶振，所述晶体振荡模块用于向所述主控模块输入时钟信号。
[0013]可选地，所述存储模块为带电可擦可编程只读存储器，所述存储模块用于保存所述主控模块的参数值和所述数字频率合成模块的参数值。
[0014]另一方面，本专利技术实施例还提供了一种正交信号产生方法，应用于如前面任一项所述的一种正交信号产生电路，所述方法包括：
[0015]通过电源隔离模块对输入电源进行多通道并行隔离处理，得到隔离电源；
[0016]根据所述隔离电源分别对主控模块、晶体振荡模块、存储模块、数字频率合成模块和缓冲模块进行隔离供电处理；
[0017]通过所述晶体振荡模块向所述主控模块发送时钟信号；
[0018]通过所述主控模块接收所述时钟信号，并从所述存储模块中加载设定的参数，根据所述参数计算得到所述数字频率合成模块的分频值；
[0019]根据所述分频值对所述数字频率合成模块中的第一直接数字频率合成单元和第二直接数字频率合成单元的频率值进行设置，并使所述第一直接数字频率合成单元与所述第二直接数字频率合成单元的相位值相差九十度；
[0020]分别对所述第一直接数字频率合成单元和所述第二直接数字频率合成单元进行正弦波输出和符号位输出，通过所述缓冲模块进行缓冲处理，输出得到正弦正交信号和方波正交信号。
[0021]另一方面，本专利技术实施例还提供了一种正交信号产生系统，包括：
[0022]第一模块，用于通过电源隔离模块对输入电源进行多通道并行隔离处理，得到隔离电源；
[0023]第二模块，用于根据所述隔离电源分别对主控模块、晶体振荡模块、存储模块、数字频率合成模块和缓冲模块进行隔离供电处理；
[0024]第三模块，用于通过所述晶体振荡模块向所述主控模块发送时钟信号；
[0025]第四模块，用于通过所述主控模块接收所述时钟信号，并从所述存储模块中加载设定的参数，根据所述参数计算得到所述数字频率合成模块的分频值；
[0026]第五模块，用于根据所述分频值对所述数字频率合成模块中的第一直接数字频率合成单元和第二直接数字频率合成单元的频率值进行设置，并使所述第一直接数字频率合成单元与所述第二直接数字频率合成单元的相位值相差九十度；
[0027]第六模块，用于分别对所述第一直接数字频率合成单元和所述第二直接数字频率合成单元进行正弦波输出和符号位输出，通过所述缓冲模块进行缓冲处理，输出得到正弦正交信号和方波正交信号。
[0028]另一方面，本专利技术实施例还公开了一种电子设备，包括处理器以及存储器；
[0029]所述存储器用于存储程序；
[0030]所述处理器执行所述程序实现如前面所述的方法。
[0031]另一方面，本专利技术实施例还公开了一种计算机可读存储介质，所述存储介质存储有程序，所述程序被处理器执行实现如前面所述的方法。
[0032本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种正交信号产生电路，其特征在于，所述电路包括输入电源、电源隔离模块、主控模块、晶体振荡模块、存储模块、数字频率合成模块、缓冲模块；其中，所述输入电源的输出端连接所述电源隔离模块的输入端，所述电源隔离模块的输出端分别连接所述主控模块、晶体振荡模块、存储模块、数字频率合成模块和缓冲模块的电源输入端，所述主控模块与所述晶体振荡模块双向连接，所述主控模块与所述存储模块双向连接，所述主控模块的输出端连接所述数字频率合成模块的输入端，所述数字频率合成模块的输出端连接所述缓冲模块的输入端；所述数字频率合成模块选择正弦波输出和符号位输出，用于生成同步的正弦正交信号和方波正交信号，所述数字频率合成模块包括第一直接数字频率合成单元和第二直接数字频率合成单元，所述第一直接数字频率合成单元连接所述第二直接数字频率合成单元，所述第一直接数字频率合成单元与所述第二直接数字频率合成单元的相位寄存器的数值差为九十度。2.根据权利要求1所述的电路，其特征在于，所述电路还包括数据传输接口和桥接芯片，所述数据传输接口与所述桥接芯片连接，所述桥接芯片与所述主控模块连接。3.根据权利要求2所述的电路，其特征在于，所述电源隔离模块包括直流转换单元、第一整流器供电单元、第二整流器供电单元、第三整流器供电单元、第四整流器供电单元和第五整流器供电单元，所述直流转换单元分别连接所述第一整流器供电单元、所述第二整流器供电单元、所述第三整流器供电单元、所述第四整流器供电单元和所述第五整流器供电单元；其中，所述第一整流器供电单元和所述第二整流器供电单元用于对所述缓冲模块供电，所述第三整流器供电单元用于对所述主控模块进行模拟参考供电，所述第四整流器供电单元和所述第五整流器供电单元用于对所述桥接芯片供电，所述第一整流器供电单元和所述第五整流器供电单元用于对所述数字频率合成模块供电，所述第五整流器供电单元还用于分别对所述主控模块、所述存储模块和所述晶体振荡模块供电。4.根据权利要求1所述的电路，其特征在于，所述主控模块包括锁相环单元、第一定时器、第二定时器、静态随机存取存储器和微控制单元；其中，所述微控制单元分别与所述锁相环单元、所述第一定时器、所述第二定时器、所述静态随机存取存储器连接；所述锁相环单元的输入端连接所述晶...

【专利技术属性】
技术研发人员：张琛星，罗春明，刘晓东，祝国昌，
申请(专利权)人：欧拓飞科技珠海有限公司，
类型：发明
国别省市：