一种基于EMIF总线的IO扩展系统及方法技术方案

本申请公开了一种基于EMIF总线的IO扩展系统及方法，系统包括：通过EMIF总线通信连接的待扩展IO的控制器以及可编程逻辑器件；可编程逻辑器件至少包括EMIF控制逻辑模块以及引脚控制逻辑模块两个模块，其中：EMIF控制逻辑模块用于实现与主机之间的EMIF通信，按标准EMIF规定的时序与主机完成指令的接收和数据的发送操作；引脚控制逻辑模块用于根据主机的指令完成对工作模式的配置以及对输出IO的控制，或反馈给主机输入IO或中断IO的输入状态。本申请可通过EMIF总线实现灵活快速地扩展IO功能，还具备外部输入信号中断触发和复位信号输出控制的功能，满足大数量IO扩展场景的使用要求。要求。要求。

【技术实现步骤摘要】
一种基于EMIF总线的IO扩展系统及方法


[0001]本申请涉及计算机控制
，尤其涉及一种基于EMIF总线的IO扩展系统及方法。

技术介绍

[0002]在嵌入式系统开发中，主控芯片有时会需要大量的IO来控制外部设备，常见的微处理器例如DSP芯片、ARM芯片或其他架构单片机只具有最多几十个的GPIO，难以满足上百个或更多IO数量的使用需求。常见的IO扩展方法，例如利用串转并接口芯片如74HC595，或者总线扩展芯片如TCA9555进行扩展，都存在扩展IO数量少、控制复杂且速度慢、功能单一等缺点，有时不能满足系统对IO扩展的设计要求。

技术实现思路

[0003]本申请提供一种基于EMIF总线的IO扩展系统及方法，主控芯片可通过EMIF总线实现灵活快速地扩展IO功能，同时为了满足嵌入式系统对IO的特殊使用要求，还具备外部输入信号中断触发和复位信号输出控制的功能，满足大数量IO扩展场景的使用要求。
[0004]本申请提供一种基于EMIF总线的IO扩展系统，包括：待扩展IO的控制器以及可编程逻辑器件，所述待扩展IO的控制器和可编程逻辑器件之间通过EMIF总线通信连接；
[0005]所述待扩展IO的控制器作为EMIF总线的主机，可编程逻辑器件作为EMIF总线的从机，所述可编程逻辑器件作为从机至少包括EMIF控制逻辑模块以及引脚控制逻辑模块两个模块，其中：
[0006]EMIF控制逻辑模块用于实现与主机之间的EMIF通信，按标准EMIF规定的时序与主机完成指令的接收和数据的发送操作；<br/>[0007]引脚控制逻辑模块用于根据主机的指令完成对工作模式的配置以及对输出IO的控制，或反馈给主机输入IO或中断IO的输入状态。
[0008]进一步的，所述待扩展IO的控制器和可编程逻辑器件进行EMIF总线通信的通信协议包含两个字节的数据，采用8bit数据总线宽度，兼容标准的16bit或64bit数据总线宽度的EMIF接口。
[0009]进一步的，所述待扩展IO的控制器和可编程逻辑器件之间还包括中断指示信号以及复位输出信号，其中：
[0010]中断指示信号，由从机控制输出、主机接受，用于指示从机存在有效的中断输入信号，当从机存在有效的中断输入信号时中断指示信号变为有效电平状态，优选有效电平状态为低电平；当主机通过EMIF总线按通信协议查询中断输入情况后，中断指示信号变为无效电平状态，优选无效电平状态为高电平；
[0011]复位输出信号，由从机控制输出、主机接受，输出状态受主机和输入到从机的复位信号共同影响；由主机控制复位输出信号是否传递输入的复位信号以及选择是否进行极性反转，当选择不传递复位信号时，复位输出信号对外输出高阻状态。
[0012]进一步的，所述待扩展IO的控制器和可编程逻辑器件进行EMIF总线通信的通信协议中一次有效的控制过程包含两次EMIF总线通信过程：主机配置通信地址为EMIFA1、通信数据为EMIFD1，以及配置通信地址为EMIFA2、通信数据为EMIFD2，通信协议共包含8种操作CP1
‑
CP8。
[0013]本申请还提供一种基于EMIF总线的IO扩展方法，包括以下步骤：
[0014]待扩展IO的控制器和可编程逻辑器件之间通过EMIF总线通信，所述待扩展IO的控制器作为EMIF主机，可编程逻辑器件作为EMIF从机；其中，所述可编程逻辑器件作为从机至少包括EMIF控制逻辑模块和引脚控制逻辑模块两个模块；
[0015]主机和从机一次有效的通信数据包含两个字节，主机配置通信地址为EMIFA1、通信数据为EMIFD1，以及配置通信地址为EMIFA2、通信数据为EMIFD2，主机与从机完成一次控制的操作流程如下：
[0016]S101:主机配置地址EMIFA1、发送数据EMIFD1；
[0017]S102:从机EMIF控制逻辑模块按EMIF协议接收EMIFD1；
[0018]S103:从机引脚控制逻辑模块解析EMIFA1和EMIFD1；
[0019]S104:主机配置地址EMIFA2；
[0020]S105:从机EMIF控制逻辑模块按EMIF协议接收或发送EMIFD2；
[0021]S106:从机引脚控制逻辑模块按通信协议执行主机命令。
[0022]进一步的，所述待扩展IO的控制器和可编程逻辑器件进行EMIF总线通信的通信协议共包含8种操作CP1
‑
CP8：
[0023]CP1：配置通用IO组中每个IO的输入/输出极性；主机首先配置CE信号为低、通信地址为EMIFA1
‑
CP1，配置WE信号为低，主机向从机发送通信数据EMIFD1，选择要配置通用IO的组号，然后主机配置通信地址为EMIFA2，配置WE信号为低，主机向从机发送通信数据EMIFD2，配置该组每个IO为输入或输出端口；
[0024]CP2：配置中断IO组中每个中断的触发特性；主机首先配置CE信号为低、通信地址为EMIFA1
‑
CP2，配置WE信号为低，主机向从机发送通信数据EMIFD1，选择要配置中断IO的组号，然后主机配置通信地址为EMIFA2，配置WE信号为低，主机向从机发送通信数据EMIFD2，配置该组每个中断IO的触发特性，可配置为上升沿触发或下降沿触发；
[0025]CP3：配置中断IO组中每个中断的滤波判断时间；主机首先配置CE信号为低、通信地址为EMIFA1
‑
CP3，配置WE信号为低，主机向从机发送通信数据EMIFD1，选择要配置滤波时间的中断IO序号，然后主机配置通信地址为EMIFA2，配置WE信号为低，主机向从机发送通信数据EMIFD2，配置中断IO组中每个中断判断有效的滤波时间；
[0026]CP4：配置复位输出信号RST_C无效，即输出为高阻状态；主机首先配置CE信号为低、通信地址为EMIFA1
‑
CP4，配置WE信号为低，主机向从机发送通信数据EMIFD1，配置复位输出信号RST_C无效、然后主机配置通信地址为EMIFA2，配置RD信号为低，从机向主机发送通信数据EMIFD2，用于主机判断是否通信成功；
[0027]CP5：配置复位输出信号RST_C跟随复位信号RST输出；主机首先配置CE信号为低、通信地址为EMIFA1
‑
CP5，配置WE信号为低，主机向从机发送通信数据EMIFD1，配置复位输出信号RST_C跟随复位信号RST输出、然后主机配置通信地址为EMIFA2，配置RD信号为低，从机向主机发送通信数据EMIFD2，用于主机判断是否通信成功；
[0028]CP6：配置复位输出信号RST_C跟随复位信号RST输出，并进行取反操作；主机首先配置CE信号为低、通信地址为EMIFA1
‑
CP6，配置WE信号为低，主机向从机发送通信数据EMIFD1，配置复位输出信号RST_C跟随复位信号RST输出，并进行取反操作、然后主机配置通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于EMIF总线的IO扩展系统，其特征在于，包括：待扩展IO的控制器以及可编程逻辑器件，所述待扩展IO的控制器和可编程逻辑器件之间通过EMIF总线通信连接；所述待扩展IO的控制器作为EMIF总线的主机，可编程逻辑器件作为EMIF总线的从机，所述可编程逻辑器件作为从机至少包括EMIF控制逻辑模块以及引脚控制逻辑模块两个模块，其中：EMIF控制逻辑模块用于实现与主机之间的EMIF通信，按标准EMIF规定的时序与主机完成指令的接收和数据的发送操作；引脚控制逻辑模块用于根据主机的指令完成对工作模式的配置以及对输出IO的控制，或反馈给主机输入IO或中断IO的输入状态。2.根据权利要求1所述的一种基于EMIF总线的IO扩展系统，其特征在于，所述待扩展IO的控制器和可编程逻辑器件进行EMIF总线通信的通信协议包含两个字节的数据，采用8bit数据总线宽度，兼容标准的16bit或64bit数据总线宽度的EMIF接口。3.根据权利要求1或2所述的一种基于EMIF总线的IO扩展系统，其特征在于，所述待扩展IO的控制器和可编程逻辑器件之间还包括中断指示信号以及复位输出信号，其中：中断指示信号，由从机控制输出、主机接受，用于指示从机存在有效的中断输入信号，当从机存在有效的中断输入信号时中断指示信号变为有效电平状态，优选有效电平状态为低电平；当主机通过EMIF总线按通信协议查询中断输入情况后，中断指示信号变为无效电平状态，优选无效电平状态为高电平；复位输出信号，由从机控制输出、主机接受，输出状态受主机和输入到从机的复位信号共同影响；由主机控制复位输出信号是否传递输入的复位信号以及选择是否进行极性反转，当选择不传递复位信号时，复位输出信号对外输出高阻状态。4.根据权利要求2所述的一种基于EMIF总线的IO扩展系统，其特征在于，所述待扩展IO的控制器和可编程逻辑器件进行EMIF总线通信的通信协议中一次有效的控制过程包含两次EMIF总线通信过程：主机配置通信地址为EMIFA1、通信数据为EMIFD1，以及配置通信地址为EMIFA2、通信数据为EMIFD2，通信协议共包含8种操作CP1
‑
CP8。5.一种基于EMIF总线的IO扩展方法，其特征在于，包括以下步骤：待扩展IO的控制器和可编程逻辑器件之间通过EMIF总线通信，所述待扩展IO的控制器作为EMIF主机，可编程逻辑器件作为EMIF从机；其中，所述可编程逻辑器件作为从机至少包括EMIF控制逻辑模块和引脚控制逻辑模块两个模块；主机和从机一次有效的通信数据包含两个字节，主机配置通信地址为EMIFA1、通信数据为EMIFD1，以及配置通信地址为EMIFA2、通信数据为EMIFD2，主机与从机完成一次控制的操作流程如下：主机配置地址EMIFA1、发送数据EMIFD1；从机EMIF控制逻辑模块按EMIF协议接收EMIFD1；从机引脚控制逻辑模块解析EMIFA1和EMIFD1；主机配置地址EMIFA2；从机EMIF控制逻辑模块按EMIF协议接收或发送EMIFD2；从机引脚控制逻辑模块按通信协议执行主机命令。6.根据权利要求5所述的一种基于EMIF总线的IO扩展方法，其特征在于，所述待扩展IO
的控制器和可编程逻辑器件进行EMIF总线通信的通信协议共包含8种操作CP1
‑
CP8：CP1：配置通用IO组中每个IO的输入/输出极性，主机首先配置CE信号为低、通...

【专利技术属性】
技术研发人员：杨洪泰，周海洋，王亘，刘庆山，万娜，
申请(专利权)人：北京无线电计量测试研究所，
类型：发明
国别省市：