具有低栅电阻的沟槽型半导体功率器件及其制备方法涉及功率半导体器件的单元结构和器件配置，该半导体功率器件具有钛／氮化钛／钨插头的埋入式沟槽型栅极（２５０），在顶部具有ＮＳＧ层（２７０），埋入式沟槽型栅极（２５０）的布置是一个标准沟槽栅极配有一个埋入式沟槽型栅极，或者是１０个标准沟槽栅极配有一个埋入式沟槽型栅极；埋入式沟槽型栅极（２５０）的数目与单元的标准沟槽型栅极的宽窄成反比，与所需的栅极电阻值成反比。该器件及其制备方法可以降低内部栅极电阻，同时不影响提高单元密度，制作简单，适用于量产。可用于各种沟槽型金属氧化物半导体场效应晶体管，如Ｐ型和Ｎ型低压器件和高压器件，Ｐ型和Ｎ型ＩＧＢＴ以至高压集成电路等。
【技术实现步骤摘要】
本专利技术涉及功率半导体器件的单元结构和器件配置。更具体地，本专利技术涉及一种具有低栅电阻的沟槽型半导体功率器件的新型改进单元结构和器件配置。
技术介绍
形成用于高密度沟槽型金属氧化物半导体场效应晶体管(Mosfet)器件的沟槽型 栅极和栅道的传统技术正面临着技术难题，当沟槽宽度减小时不良内部栅极电阻会增高以 致开关速度变慢。狭窄的沟槽宽度，由于沟槽区的掺杂多晶硅减少，会导致很高的栅极电 阻。高栅极电阻会对器件的开关性能造成不利影响，同时还降低产品的可靠性。参考图IA和1B，在具有第一导电率型的漏区的η+型半导体衬底15(例如形成底 面的η+衬底)上形成的普通Mosfet器件10的俯视图和侧剖视图。沟槽型Mosfet单元在 一个第一导电率型的外延层20 (例如N外延层)上形成，外延层20具有比衬底低的掺杂浓 度。在外延层20中形成一个第二导电率型的P型体25 (例如一个PP型体25)，P型体25 环绕着一个具有第一导电率类型的源极区30 (例如一个N+源极区30)。每个Mosfet单元 进一步包括一个多晶硅栅极35，该多晶硅栅极35位于与周围的外延层20绝缘的沟槽中，并 具有一个栅极氧化层40。一个NSG和BPSG层45使Mosfet与顶部绝缘，该NSG和BPSG层 45还具有一个栅极金属开口，使栅极接触金属层50与沟槽型的多晶硅栅极35接触，该NSG 和BPSG层45还具有一个源极体接触开口，使源极金属与源极区接触。缺点当沟槽宽度变小时，沟槽区的掺杂多晶硅减少，栅极电阻会提高，特别是对 于中心区的沟槽，从而影响器件的开关速度。图IB 栅极金属层50位于源极垫层55之间，形成为“栅道”以降低内部栅极电阻 的栅极金属与在右下角的栅极垫层70接触。源极垫层55和栅极垫层70通过直径不大于 千分之二英寸的金源极引线75和栅极引线80连接到引线框90。缺点源极金属被分为几片，由于表面传导电阻的增加，因而会提高器件的Ron值。美国专利6，737，323揭示了一种沟槽型Mosfet，如图2所示，该Mosfet的沟槽填 以高导电率材料(例如难熔金属)所以内部栅极比较小，适合于快速开关；制作上，沟槽盖 沟槽壁的绝缘材料(例如二氧化硅)作为栅极氧化层，然后在绝缘材料上形成一层多晶硅， 为消除应力的提供缓冲。然后使用高熔点金属(例如钨)填满沟槽。如图2所示的Mosfet 器件具有一个很大的限制。当单元间距减小时，沟槽的宽度会变得越来越窄。但是，沟槽栅 极需要容下栅极氧化层、多晶硅和难溶金属，这使得栅极的沟槽开口不能太小，最小的开口 尺寸不允许沟槽宽度变得太窄，因此限制了单元密度。美国专利6，930，355，图3 每个沟槽型栅极7b中的多晶硅层的上部进行硅化处 理，以形成硅化物层9。然后形成层间绝缘膜10。缺点(i)工艺难；(ii)阈值电压难以控制US006930355美国专利 US20060273382,图 4 首先通过形成一层覆盖沟槽壁的绝缘材料(例如二氧化硅)为沟槽增加一层衬层。其次在绝缘材料上形成一多晶硅层，作为消除应力的缓冲层。然后使用难熔金属 (例如钨)填充沟槽型栅极的顶部。缺点由于沟槽型栅极开口的尺寸限制，沟槽的宽度受到限制，从而 限制了单元密度。
技术实现思路
技术问题本专利技术的目的是提供一种具有低栅电阻的沟槽型半导体功率器件及其 制备方法，在沟槽型功率Mosfet设计和制造领域中，仍需要提供一种新型的单元结构和器 件配置，以解决上述难题和设计限制。特别是，需要在降低栅极电阻的同时不限制沟槽型半 导体功率器件的单元密度的提高。技术方案本专利技术的具有低栅电阻的沟槽型半导体功率器件，其特征在于，该半导 体功率器件具有钛/氮化钛/钨插头的埋入式沟槽型栅极，在顶部具有保护绝缘层，埋入式 沟槽型栅极的布置是一个标准沟槽栅极配有一个埋入式沟槽型栅极，或者是10个标准沟 槽栅极配有一个埋入式沟槽型栅极；埋入式沟槽型栅极的数目与单元的标准沟槽型栅极的 宽窄成反比，与所需的栅极电阻值成反比。该半导体功率器件的制备方法为该半导体功率器件的制备方法为a.使用一个沟槽掩模，以便在基层上的外延层中形成多个沟槽；b.对沟槽进行一次牺牲性氧化，以消除在开槽过程中被等离子破坏的硅层；然后 形成一层栅极氧化层，随后沉积一个多晶硅层，以填充沟槽并覆盖顶面，接着使用N+型掺 杂剂进行掺杂；对多晶硅层进行浸蚀，然后使用P型掺杂剂植入P型体，随后，提高温度，以 便使P型体扩散到外延层中；c.采用源极掩模，使用N型掺杂剂植入源极，随后，提高温度，以使其扩散到源极 区；d.在顶面上沉积一个非掺杂氧化物层和BPSG层，采用一个接触掩模，通过对非掺 杂氧化物层和BPSG层进行氧化浸蚀来进行接触腐蚀处理，以便形成接触开口，然后对硅进 行浸蚀，以便使接触开口更深地穿过源极区进入到P型体、以及栅道沟槽和埋入式沟槽栅 极中；e.该Mosfet器件包括一个源极体接触沟槽和埋层栅道插塞沟槽，该源极体接触 沟槽具有首先通过对氧化物层即BPSG和NSG层进行氧化物浸蚀而形成的氧化物沟槽；源极 体接触沟槽和埋层栅道插塞沟槽还包括一个通过在氧化物浸蚀之后进行的硅浸蚀而形成 的硅沟槽；然后分别使用钛/氮化钛层和钨层对源极体接触沟槽和埋入式栅极沟槽插塞分 别进行填充，之后，对表层进行浸蚀，以去除非掺杂氧化物层和BPSG层顶部的表面钨元素 和表面钛/氮化钛元素；f.在该器件的顶部形成第二 NSG层，采用金属间掩模并进行干燥氧化物浸蚀，以 便去除源极接触插塞顶部的第二 NSG层；g.去除光刻胶层；h.在该器件的顶面上沉积一层低电阻金属层，低电阻金属层由钛/铝铜合金或钛/氮化钛/铝铜合金构成，以保证形成良好的电接触，然后，进行金属浸蚀，使金属层形成源 极金属垫层和栅极金属垫层并分别与源极体沟槽插塞和埋入式栅极沟槽插塞电接触。有益效果可以降低内部栅极电阻，同时不影响提高单元密度，制作简单，适用于 量产。可用于各种沟槽型金属氧化物半导体场效应晶体管，如P型和N型低压器件和高压 器件，P型和N型IGBT以至高压集成电路等。附图说明图IA是现有技术的侧剖视图；图IB是现有技术的俯视图；图2是现有技术中填有难镕金属的栅极沟槽的侧剖视图；图3是现有技术中顶部带有高电导率层的栅极沟槽剖视图；图4是现有技术中填有高导点率的栅极沟槽的剖视图；图5A、图5B、图5C、图5D、图5E、图5F、图5G、图5H是本专利技术制备方法的各步骤示意图。以上的图中有图 1 中15-n+型半导体衬底 20-外延层25_P型体30-源极区35-多晶硅栅极 40-栅极氧化层45-NSG和BPSG层50-栅极金属层 55-源极金属垫层70-栅极垫层75-源极引线80-栅极引线9O-引线框图 3 中7b_沟槽型栅极9-硅化物层10-层间绝缘膜图 5 中205-基层208-沟槽210-外延层215-氧化层218-多晶硅层225-P型体228-源极掩模230-源极区240-BPSG和NSG层220-埋入式沟槽栅极 245-钛/氮化钛层 25-钨层270-NSG层260-源极接触插塞 275-光刻胶层280-低电阻金属层 55-源极金属垫层 70-栅极金属垫层250-埋入式栅极沟槽插塞具体实施例方式本专利技术的具有低栅电阻的沟槽型半导体功率器本文档来自技高网...
【技术保护点】
一种具有低栅电阻的沟槽型半导体功率器件，其特征在于，该半导体功率器件具有钛／氮化钛／钨插头的埋入式沟槽型栅极（２５０），在顶部具有ＮＳＧ层２７０，埋入式沟槽型栅极（２５０）的布置是一个标准沟槽栅极配有一个埋入式沟槽型栅极，或者是１０个标准沟槽栅极配有一个埋入式沟槽型栅极；埋入式沟槽型栅极（２５０）的数目与单元的标准沟槽型栅极的宽窄成反比，与所需的栅极电阻值成反比。
【技术特征摘要】
【专利技术属性】
技术研发人员：苏冠创，
申请(专利权)人：MMOS半导体香港有限公司，
类型：发明
国别省市：HK[中国|香港]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。