半导体结构及其制造方法技术

本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，半导体结构包括：基底，基底的部分区域内具有导电层；介质层，介质层位于基底上；导电柱、重布线层以及虚设柱，导电柱以及虚设柱位于介质层内，其中，导电柱贯穿介质层且与导电层电接触，虚设柱自介质层顶面向底面方向延伸，重布线层位于介质层远离基底的表面上，且重布线层与导电柱以及虚设柱电接触。至少可以提高半导体结构的导电性能。至少可以提高半导体结构的导电性能。至少可以提高半导体结构的导电性能。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制造方法。

技术介绍

[0002]集成电路(integrated circuit，IC)封装技术是通过硅穿孔(Through Silicon Via，TSV)实现多个芯片堆栈互联的技术，通过在多个芯片上分别形成出垂直互连的硅穿孔结构，并通过后续重布线(Redistribution Layer，简称RDL)来实现不同芯片之间的电互连。
[0003]重布线是将原来设计的集成电路线路节点位置(I/O pad)，通过晶圆级金属布线制程和导电凸点制程改变其接点位置，使IC能适用于不同的封装形式。晶圆级金属布线制程，是在IC上涂布一层绝缘保护层，再以曝光显影的方式定义新的导线图案，然后利用电镀技术制作新的金属线路，以连接原来铝焊盘和新的导电凸点或者铜焊盘，达到线路节点重新分布的目的。
[0004]然而，目前具有重布线结构的半导体结构还存在一定的问题。

技术实现思路

[0005]本公开实施例提供一种半导体结构及其制造方法，至少有利于提高半导体结构的导电性能。
[0006]根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底，所述基底的部分区域内具有导电层；介质层，所述介质层位于所述基底上；导电柱、重布线层以及虚设柱，所述导电柱以及所述虚设柱位于所述介质层内，其中，所述导电柱贯穿所述介质层且与所述导电层电接触，所述虚设柱自所述介质层顶面向底面方向延伸，所述重布线层位于所述介质层远离所述基底的表面上，且所述重布线层与所述导电柱以及所述虚设柱电接触。
[0007]在一些实施例中，一所述重布线层与所述导电柱以及多个所述虚设柱均电接触。
[0008]在一些实施例中，所述虚设柱连续环绕所述导电柱设置。
[0009]在一些实施例中，所述半导体结构包括间隔设置的多个所述虚设柱。
[0010]在一些实施例中，所述导电柱、所述虚设柱以及所述重布线层的材料相同。
[0011]在一些实施例中，多个所述虚设柱包括：至少一个第一虚设柱，所述第一虚设柱在所述基底表面的投影面积小于所述导电柱在所述基底表面的投影面积；至少一个第二虚设柱，所述第二虚设柱在所述基底表面的投影面积大于或等于所述导电柱在所述基底表面的投影面积。
[0012]在一些实施例中，所述第一虚设柱未贯穿所述介质层，所述第二虚设柱贯穿所述介质层，且所述第二虚设柱底面与所述基底表面相接触。
[0013]根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，包括：提供基底，所述基底的部分区域内具有导电层；在所述基底上形成介质层，所述介
质层中具有相间隔的通孔以及沟槽，所述通孔贯穿所述介质层且露出所述导电层表面，所述沟槽自所述介质层顶面向底面方向延伸；形成导电柱、重布线层以及虚设柱，所述导电柱填充所述通孔且与所述导电层电接触，所述虚设柱填充所述沟槽，所述重布线层位于所述介质层远离所述基底的表面上，且所述重布线层与所述导电柱以及所述虚设柱电接触。
[0014]在一些实施例中，形成所述通孔以及所述沟槽的步骤包括：在同一工艺步骤中，对所述介质层进行图形化处理，以形成所述通孔以及所述沟槽；形成所述导电柱以及所述虚设柱的工艺步骤包括：在同一工艺步骤中，形成填充满所述通孔的所述导电柱，且还形成填充满所述沟槽的所述虚设柱。
[0015]在一些实施例中，在所述基底上形成介质层之前，还包括：在所述基底表面形成阻挡层；在所述基底上形成所述介质层时，形成的所述通孔贯穿所述阻挡层。
[0016]本公开实施例提供的技术方案至少具有以下优点：
[0017]本公开实施例提供的半导体结构中，包括：基底，基底中的部分区域内具有导电层；介质层位于基底上，导电柱以及虚设柱位于介质层内，导电柱贯穿介质层且与导电层电接触，虚设柱自介质层顶面向底面延伸，重布线层位于介质层远离基底的表面上，且重布线层与导电柱以及虚设柱电接触。在相关技术中，半导体结构中并不具有虚设柱，只具有导电柱以及与导电柱电连接的重布线层。这种半导体结构的散热性能较差，且重布线层以及导电柱在进行导电的过程中电阻较大，导电性能较差。而在本申请中，通过设置延伸至介质层内的虚设柱可以为半导体结构提供新的散热途经，提高半导体结构的散热性能。并且，虚设柱与导电柱以及重布线层电连接，虚设柱能够提高包括重布线层、导电柱以及虚设柱的导电结构在至少部分区域上的横截面积，从而能够降低这一导电结构的电阻，提高这一导电结构的导电性能，从而提高半导体结构的导电性能。另外，本申请实施例提供的技术方案不会改变重布线层与基底中的导电层之间的间距，故不会增加半导体结构中的寄生电容。另外，设置位于导电柱周围的虚设柱能够对导电柱提供一定的电磁屏蔽效果，减少周围环境对于导电柱的影响，从而提高半导体结构的稳定性，提高半导体结构的性能。
附图说明
[0018]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为本公开一实施例提供的半导体结构的结构示意图；
[0020]图2为本公开另一实施例提供的半导体结构的结构示意图；
[0021]图3为本公开另一实施例提供的半导体结构的俯视结构示意图；
[0022]图4为本公开另一实施例提供的半导体结构的俯视结构示意图；
[0023]图5为本公开另一实施例提供的半导体结构的俯视结构示意图；
[0024]图6为本公开另一实施例提供的半导体结构的结构示意图；
[0025]图7为本公开另一实施例提供的半导体结构的俯视结构示意图；
[0026]图8为本公开另一实施例提供的半导体结构的俯视结构示意图；
[0027]图9为本公开另一实施例提供的半导体结构的俯视结构示意图；
[0028]图10为本公开另一实施例提供的半导体结构的剖面结构示意图；
[0029]图11为本公开另一实施例提供的半导体结构的结构示意图；
[0030]图12至图16为本公开实施例提供的半导体结构的制造方法中各步骤对应的结构示意图。
具体实施方式
[0031]由
技术介绍
可知，目前的半导体结构存在导电性能不佳的问题。
[0032]本公开实施例提供一种半导体结构，包括基底，基底的部分区域内具有导电层，位于基底上的介质层，位于介质层内的导电柱以及虚设柱，其中，导电柱贯穿介质层且与导电层电接触，虚设柱自介质层顶面向底面的方向延伸，重布线层位于介质层远离基底的表面上，且重布线层与导电柱以及虚设柱电接触。其中，除导电柱以及重布线层外还设置了与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，所述基底的部分区域内具有导电层；介质层，所述介质层位于所述基底上；导电柱、重布线层以及虚设柱，所述导电柱以及所述虚设柱位于所述介质层内，其中，所述导电柱贯穿所述介质层且与所述导电层电接触，所述虚设柱自所述介质层顶面向底面方向延伸，所述重布线层位于所述介质层远离所述基底的表面上，且所述重布线层与所述导电柱以及所述虚设柱电接触。2.根据权利要求1所述的半导体结构，其特征在于，一所述重布线层与所述导电柱以及多个所述虚设柱均电接触。3.根据权利要求1所述的半导体结构，其特征在于，所述虚设柱连续环绕所述导电柱设置。4.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构包括间隔设置的多个所述虚设柱。5.根据权利要求1所述的半导体结构，其特征在于，所述导电柱、所述虚设柱以及所述重布线层的材料相同。6.根据权利要求4所述的半导体结构，其特征在于，多个所述虚设柱包括：至少一个第一虚设柱，所述第一虚设柱在所述基底表面的投影面积小于所述导电柱在所述基底表面的投影面积；至少一个第二虚设柱，所述第二虚设柱在所述基底表面的投影面积大于或等于所述导电柱在所述基底表面的投影面积。7.根据权利要求6所...

【专利技术属性】
技术研发人员：赖彦良，吴奇龙，许占齐，薛东，帅露，徐丹，
申请(专利权)人：长鑫科技集团股份有限公司，
类型：发明
国别省市：