一种应用于OPC修正的CT层主图形优化方法技术

本发明专利技术公开一种应用于OPC修正的CT层主图形优化方法。本发明专利技术引入风险函数和活动域来约束CT层主图形的移动范围，通过移动CT层主图形位置使得在CT层OPC修正中可以更加充分添加亚分辨率辅助图形(Sub

【技术实现步骤摘要】
一种应用于OPC修正的CT层主图形优化方法


[0001]本专利技术属于集成电路光刻
，涉及一种应用于OPC修正的CT层主图形优化方法。

技术介绍

[0002]在光刻工艺中中工艺窗口(Process Window，PW)非常重要，工艺窗口的大小直接影响半导体器件制造的良率，接触层(CT层)作为光刻工艺中极为重要的一层，其工艺窗口越大，后续半导体制造良率也就越高。亚分辨辅助图形(Sub
‑
Resolution Assist Feature，SRAF)被添加到独立或半独立主图形之间以加大工艺窗口，目前主要采用的是基于规则的SRAF添加方法，具体表现为当主图形之间的间距大于等于某个值时，添加若干条SRAF。
[0003]现有对CT层的OPC修正中主图形是固定不动的，当两个主图形间距略小于添加SRAF的最小距离时，则亚分辨率辅助图形(SRAF)无法插入其中，这导致了部分图形的工艺窗口不够，从而降低了半导体制造良率。
[0004]因此，需提供一种优化CT层主图形的方法来解决上述问题。

技术实现思路

[0005]本专利技术的目的是针对现有技术的不足，提供一种应用于OPC修正的CT层主图形优化方法，能够改善工艺窗口，提高半导体制造良率。
[0006]第一方面，本专利技术提供一种应用于OPC修正的CT层主图形优化方法，具体是：
[0007]S1：获取CT层的目标版图；所述目标版图包若干主图形；
[0008]S2：逐一判断任意两个相邻主图形间的间距L0是否大于等于2b+c，若是则满足亚分辨辅助图形SRAF放置规则，若否则判断是否满足2b+c
‑
θ≤L0<2b+c，若满足则将这两个主图形作为待优化主图形，若不满足则无法放置亚分辨辅助图形SRAF；其中b表示SRAF到主图形的距离，单位为nm，c表示SRAF的宽度，单位为nm，d表示SRAF到SRAF的距离，单位为nm，θ表示预设参数，本专利技术取4nm；
[0009]S3：待优化主图形修正过程：
[0010]3‑
1构建风险函数，用以衡量主图形移动后在所在位置存在的风险大小，即当主图形移动到某个位置，受到风险因素的影响产生具体的风险值，风险函数是所有风险因素的加权总和，如下公式所示：
[0011][0012]其中Φ
sum
为风险函数，分别为CT层的主图形移动风险因素、金属层的关联风险因素、多晶硅poly层的关联风险因素、难融金属硅化物silicide层的关联风险因素；n1、n2、n3、n4分别为对应风险因素的个数；分别为对应风险因素的权值，因为各个风险因素源自不同层，需要根据产线实际情况调整权值。
[0013]作为优选，所述CT层的主图形移动风险因素包括主图形与相邻主图形的间距；
[0014]作为优选，所述金属层的关联风险因素包括主图形与金属层对应图形覆盖面积、主图形与相邻金属层图形间距；
[0015]作为优选，所述多晶硅poly层的关联风险因素包括主图形与poly层图形的间距；
[0016]作为优选，所述难融金属硅化物silicide层的关联风险因素包括主图形与silicide层对应图形接触面积、主图形与silicide层相邻图形间距；
[0017]3‑
2根据半导体制造工艺要求，确定风险阈值；
[0018]3‑
3假设CT层中待优化相邻主图形初始位置为轴对称设置，待优化的两个主图形各自进行四周移动，并使每个方向移动后的主图形风险函数值等于风险阈值，则认为当前方向位置为风险临界位置；最终由主图形四周方向的所有风险临界位置围合构成当前主图形的活动域；
[0019]3‑
4沿着待优化的两个主图形的中心连线移动，在两个主图形各自活动域内判断移动后间距L1是否能够达到2b+c，若是则在当前位置固定待优化主图形，并插入SRAF，完成主图形优化；若否则首先将两个主图形位于沿着两个主图形的中心连线方向的最大距离，然后进行沿着垂直于两个主图形的中心连线方向进行移动，直至达到两个主图形活动域的边界，在当前位置固定待优化主图形，并插入SRAF，完成主图形优化。
[0020]第二方面，本专利技术提供一种掩模版，使用所述方法进行亚分辨率辅助图形布局，然对其修正得到。
[0021]第三方面，本专利技术提供一种光掩模版图形的修正装置，包括：
[0022]数据获取模块，获取CT层的目标版图；
[0023]主图形修正模块，对上述CT层的目标版图采用所述方法修正后的版图在各自光罩可制造性规则不受限所有方向上进行OPC修正。
[0024]第四方面，本专利技术提供一种计算机设备，包括存储器、修正器以及存储在所述存储器中并可在所述修正器上运行的计算机程序，所述修正器执行所述计算机程序时实现所述方法的步骤。
[0025]第五方面，本专利技术提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被修正器执行时实现所述方法的步骤。
[0026]本专利技术的有益效果：
[0027]本专利技术引入风险函数和活动域来约束CT层主图形的移动范围，通过移动CT层主图形位置使得在CT层OPC修正中可以更加充分添加SRAF，增加了CT层主图形整体的工艺窗口(PW)，提高生产半导体器件的良率。
附图说明
[0028]图1为本专利技术流程图；
[0029]图2为CT层的结构示意图；
[0030]图3为版图各层关系示意图；
[0031]图4为修正流程示范一，(a)为主图形A、B间距L0为2b+c
‑
θ≤L0<2b+c，(b)为主图形A、B沿着主图形的中心连线移动，在两个主图形各自活动域内判断移动后间距L1能够达到2b+c；
[0032]图5为修正流程示范二，(a)为主图形A、B间距L0为2b+c
‑
θ≤L0<2b+c，(b)为主图形
A、B沿着主图形的中心连线移动，在两个主图形各自活动域内判断移动后间距L1不能达到2b+c；(b)为主图形A、B沿着垂直主图形的中心连线移动。
具体实施方式
[0033]下面结合附图对本专利技术做进一步的分析。
[0034]优化CT层主图形的目的是增大工艺窗口，提高半导体制造良率。通过选取并移动部分相邻主图形，使这些本来间距过小，无法添加SRAF的相邻主图形间距变大到能够插入SRAF，从而完成优化，提高工艺窗口。
[0035]待优化相邻主图形的选取依赖于SRAF放置规则的确定。亚阈值辅助图形(SRAF)作为一种常用的分辨率增强技术，被添加到独立或半独立图形之间，目的是提高工艺窗口。SRAF的放置规则主要包含三个参数，SRAF到主图形的距离b，SRAF的宽度c，SRAF到SRAF的距离d，如图2所示。
[0036]一种优化CT层主图形的方法，具体是：
[0037]S1：获取CT层的目标版图；所述目标版图包若干主本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于OPC修正的CT层主图形优化方法，其特征在于所述方法具体是：S1：获取CT层的目标版图；所述目标版图包若干主图形；S2：逐一判断任意两个相邻主图形间的间距L0是否大于等于2b+c，若是则满足亚分辨辅助图形SRAF放置规则，若否则判断是否满足2b+c
‑
θ≤L0<2b+c，若满足则将这两个主图形作为待优化主图形，若不满足则无法放置SRAF；其中b表示SRAF到主图形的距离，单位为nm，c表示SRAF的宽度，单位为nm，d表示SRAF到SRAF的距离，单位为nm，θ表示预设参数；S3：待优化主图形修正过程：3
‑
1构建风险函数，用以衡量主图形移动后在所在位置存在的风险大小，即当主图形移动到某个位置，受到风险因素的影响产生具体的风险值，风险函数是所有风险因素的加权总和，如下公式所示：其中Φ
sum
为风险函数，分别为CT层的主图形移动风险因素、金属层的关联风险因素、poly层的关联风险因素、silicide层的关联风险因素；n1、n2、n3、n4分别为对应风险因素的个数；分别为对应风险因素的权值；3
‑
2根据半导体制造工艺要求，确定风险阈值；3
‑
3假设CT层中待优化相邻主图形初始位置为轴对称设置，待优化的两个主图形各自进行四周移动，并使每个方向移动后的主图形风险函数值等于风险阈值，则认为当前方向位置为风险临界位置；最终由主图形四周方向的所有风险临界位置围合构成当前主图形的活动域；3
‑
4沿着待优化的两个主图形的中心连线移动，在两个主图形各自活动域内判断移动后间距L1是否能够达到2b+c，若是则在当前位置固定待优化主图形，并插入S...

【专利技术属性】
技术研发人员：金耀，任堃，高大为，
申请(专利权)人：浙江大学，
类型：发明
国别省市：