一种基于流图划分的FPGA资源划分方法技术

本发明专利技术公开了一种基于流图划分的FPGA资源划分方法，将多个设计模块及其连接关系抽象成多个RLM和多条信号边并分组，得到多个RLM分组节点和多组分组后的信号边，多个RLM分组节点和多组分组后的信号边构成流图；将FPGA的容积分割成若干个存储单元，将多个RLM分组节点、多组分组后的信号边、若干个存储单元以及流图通过流图划分界面展示；通过交互事件将多个RLM分组节点和多组信号边划分至若干个存储单元，并根据资源约束条件检查划分是否合理，若划分合理，输出多个RLM对应的划分配置文件。该方法简化了真实模块以及真实信号之间的连接关系，丰富了流图交互操作能力，除了提高划分的效率，还提升了用户体验。还提升了用户体验。还提升了用户体验。

【技术实现步骤摘要】
一种基于流图划分的FPGA资源划分方法


[0001]本专利技术涉及集成电路设计领域，尤其是涉及一种基于流图划分的FPGA资源划分方法。

技术介绍

[0002]在集成电路设计硬件仿真中，工程师一般是通过手动编辑的方式将设计模块、信号、端口与FPGA建立映射关系，从而完成FPGA设计资源划分，这种手动方式在设计模块数量较少的情况下可行，但是当设计模块数量过多时会增加手动划分的出错概率、并且效率低下。通常这个过程需要考虑到很多的因素和处理工作，非常耗费精力和时间。因此，有必要对现有的手动划分流图的方法进行改进。

技术实现思路

[0003]针对设计模块数量增加时仍采用手动编辑模式导致出错概率高且效率低下这一技术问题，本专利技术中现将设计模块实例化抽象成RLM(Reusable Logic Module，可重用的逻辑模块),将多个设计模块之间的信号连接关系抽象为多个RLM之间的信号边，将FPGA逻辑切割成多个存储单元，只考虑多个RLM之间和多个存储单元之间的信号连接关系，忽略RLM内部的细节，将多个RLM和信号边拖入多个存储单元，完成对多个设计模块的逻辑划分，最后进行集成电路设计的仿真，验证用户的集成电路设计。
[0004]本专利技术的目的在于提供一种基于流图划分的FPGA资源划分方法，包括如下步骤：
[0005]S1、将用户的多个设计模块抽象成多个RLM，将多个设计模块之间的信号连接关系抽象为多个RLM之间的信号边，根据RLM类型对多个RLM进行分组，得到多个RLM分组节点，根据信号边的类型对多条信号边进行分组，得到多组分组后的信号边，多个RLM分组节点和多组分组后的信号边构成流图；
[0006]S2、创建多个RLM的属性列表和多个信号边的属性列表，将多个RLM的属性列表、多个信号边的属性列表和流图通过流图划分界面展示；
[0007]S3、将多个FPGA的容积抽象分割成若干个存储单元，创建多个FPGA的属性列表和若干个存储单元的属性列表，将若干个存储单元、多个FPGA的属性列表以及若干个存储单元的属性列表通过流图划分界面展示；
[0008]S4、通过多个RLM的属性列表、多个信号边的属性列表、FPGA的属性列表以及存储单元的属性列表进行交互事件，将多个RLM分组节点和多组分组后的信号边划分至若干个存储单元，得到多个RLM对应的划分配置文件；
[0009]S5、根据资源约束条件检查对多个RLM分组节点和多组分组后的信号边的划分是否合理，若划分合理，输出多个RLM对应的划分配置文件。
[0010]优选地，S1中流图中的节点对应RLM分组节点，流图中的多条边对应多个RLM分组节点之间的信号边。
[0011]优选地，S2中流图划分界面具体包括工具栏、存储单元面板、属性面板和流图，工
具栏位于流图划分界面的顶部，存储单元面板位于流图划分界面的右侧，属性面板位于流图划分界面的底部，流图位于流图划分界面的中间。
[0012]优选地，S2中RLM的属性列表包括：RLM分组节点名称、拟划分的存储单元、分组ID、RLM分组列表、RLM资源使用明细。
[0013]优选地，S2中信号边的属性列表包括：信号边名称、分组名称、RLM连接关系。
[0014]优选地，S3中存储单元的属性列表包括：存储单元名称，FPGA名称，FPGA使用率、RLM清单。
[0015]优选地，S4中的交互事件包括监听流图操作事件和监听工具栏事件。
[0016]优选地S4中将多个RLM分组节点和多组分组后的信号边划分至若干个存储单元，具体是指通过添加操作将多个RLM分组节点添加到若干个存储单元中，或者通过删除操作将待删除的RLM分组节点从对应的存储单元中删除。
[0017]优选地，S5中的资源约束条件包括：RLM分组节点中的RLM是否全部加入存储单元、RLM各类资源占有是否超出FPGA的容积、信号边的端口类型是否满足预设规则、存储单元标识状态是否满足要求。
[0018]优选地，预设规则具体包括：跨板信号仅支持GT端口连接、紧耦合信号仅支持LVDS端口连接、松耦合信号支持GT端口或LVDS端口连接、GT端口只能报文传输、LVDS直连自动分配端口、同一FPGA的同一编号的LVDS只能有一种报文传输方式。
[0019]上述一种基于流图划分的FPGA资源划分方法，将用户的多个设计模块抽象成多个RLM，多个设计模块之间的信号连接关系抽象为多个RLM之间的信号边，根据RLM类型对多个RLM进行分组，得到多个RLM分组节点，根据信号边的类型对多条信号边进行分组，得到多组分组后的信号边，将多个RLM分组节点和多组分组后的信号边构成流图；创建多个RLM的属性列表和多个信号边的属性列表，将多个RLM分组节点的属性列表、多个信号边的属性列表和流图通过流图划分界面展示；将FPGA的容积抽象分割成若干个存储单元，创建FPGA的属性列表和若干个存储单元的属性列表，将FPGA的属性列表、若干个存储单元以及属性列表通过流图划分界面展示；通过上述属性列表进行交互事件，将多个RLM分组节点和多组分组后的信号边划分至若干个存储单元，得到多个RLM对应的划分配置文件；根据资源约束条件检查对多个RLM分组节点和多组分组后的信号边的划分是否合理，若划分合理，输出多个RLM对应的划分配置文件。该方法将RLM和存储单元之间建立多对一的映射关系，简化了真实模块以及真实信号之间的连接关系，丰富了流图交互操作能力，除了提高划分的效率，还提升了用户体验。
附图说明
[0020]图1是本专利技术一实施例中一种基于流图划分的FPGA资源划分方法的流程图；
[0021]图2是本专利技术一实施例中的流图划分界面示例图。
具体实施方式
[0022]为了使本
的人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术作进一步的详细说明。
[0023]一种基于流图划分的FPGA资源划分方法，具体包括：
[0024]S1、将用户的多个设计模块抽象成多个RLM，将多个设计模块之间的信号连接关系抽象为多个RLM之间的信号边，根据RLM类型对多个RLM进行分组，得到多个RLM分组节点，根据信号边的类型对多条信号边进行分组，得到多组分组后的信号边，多个RLM分组节点和多组分组后的信号边构成流图；
[0025]S2、创建多个RLM的属性列表和多个信号边的属性列表，将多个RLM的属性列表、多个信号边的属性列表和流图通过流图划分界面展示；
[0026]S3、将多个FPGA的容积抽象分割成若干个存储单元，创建多个FPGA的属性列表和若干个存储单元的属性列表，将若干个存储单元、多个FPGA的属性列表以及若干个存储单元的属性列表通过流图划分界面展示；
[0027]S4、通过多个RLM的属性列表、多个信号边的属性列表、FPGA的属性列表以及存储单元的属性列表进行交互事件，将多个RLM分组节点和多组分组后的信号边划分至若干个存储单元，得到多个RLM对应的划分配置文件；
[0028]S5本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于流图划分的FPGA资源划分方法，其特征在于，该方法包括如下步骤：S1、将用户的多个设计模块抽象成多个RLM，将多个所述设计模块之间的信号连接关系抽象为多个所述RLM之间的信号边，根据RLM类型对多个所述RLM进行分组，得到多个RLM分组节点，根据信号边的类型对多条信号边进行分组，得到多组分组后的信号边，多个所述RLM分组节点和多组所述分组后的信号边构成流图；S2、创建多个所述RLM的属性列表和多个所述信号边的属性列表，将多个所述RLM的属性列表、多个所述信号边的属性列表和所述流图通过流图划分界面展示；S3、将多个FPGA的容积抽象分割成若干个存储单元，创建多个所述FPGA的属性列表和若干个所述存储单元的属性列表，将若干个所述存储单元、多个所述FPGA的属性列表以及若干个所述存储单元的属性列表通过所述流图划分界面展示；S4、通过多个所述RLM的属性列表、多个所述信号边的属性列表、FPGA的属性列表以及存储单元的属性列表进行交互事件，将多个所述RLM分组节点和多组所述分组后的信号边划分至若干个所述存储单元，得到多个所述RLM对应的划分配置文件；S5、根据资源约束条件检查对多个所述RLM分组节点和多组所述分组后的信号边的划分是否合理，若划分合理，输出多个所述RLM对应的划分配置文件。2.如权利要求1所述的基于流图划分的FPGA资源划分方法，其特征在于，S1中所述流图中的节点对应RLM分组节点，所述流图中的多条边对应多个所述RLM分组节点之间的信号边。3.如权利要求2所述的基于流图划分的FPGA资源划分方法，其特征在于，S2中所述流图划分界面具体包括工具栏、存储单元面板、属性面板和流图，所述工具栏位于所述流图划分界面的顶部，所述存储单元面板位于所述流图划分界面的右侧，所述属性面板位于所述流图划分界面...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：湖南泛联新安信息科技有限公司，
类型：发明
国别省市：