一种在2制造技术

本发明专利技术涉及半导体技术领域，具体公开了一种在2

【技术实现步骤摘要】
一种在2
°
Si偏轴面上生长低缺陷密度的4H
‑
SiC外延层的方法


[0001]本专利技术属于半导体
，具体涉及一种在2
°
Si偏轴面上生长低缺陷密度的4H
‑
SiC外延层的方法。

技术介绍

[0002]SiC是一种
Ⅳ‑Ⅳ
族化合物半导体材料，属于第三代半导体，具有大的禁带宽度，约为Si的3倍，以及良好的热稳定性，保证了SiC器件具有更高的工作结温，而碳化硅(SiC)晶片偏轴角度的减小，可减少从碳化硅晶锭上切割晶片时的材料损失，从而有效地降低生产成本，此外，偏轴角的减小还降低了衬底与外延层基面位错的密度，并抑制了沟槽型器件侧壁的各向异性。
[0003]然而，与生长在4
°
切割衬底的外延层相比，2
°
偏轴衬底上生长的外延层表现出增强的层内阶梯聚束现象，并且三角形缺陷和外延层层错缺陷也会增加，因此，2
°
偏轴碳化硅外延片的商业应用依赖于外延层质量的改进，由于上述2
°
偏轴衬底的外延缺陷问题，目前商业生产多使用4
°
和8
°
偏轴衬底。
[0004]然而，商业生产需要降低芯片成本，并且随着大尺寸芯片的生产需求不断增加，主流SiC晶圆尺寸从100mm转变为150mm。因此，在2
°
偏轴衬底上开发150mm高表面质量的外延层能够极大降低外延片制造成本，为制造高电学性能的功率器件提供可能性。/>[0005]现有的技术很少涉及在2
°
碳化硅偏轴衬底上生长外延层，仅有的技术中未发现通过在外延层和衬底之间生长缺陷缓冲层来降低外延缺陷，并且现有的在2
°
碳化硅偏轴衬底上生长的外延层技术尚不成熟，层错缺陷明显。

技术实现思路

[0006]本专利技术的目的在于提供一种在2
°
Si偏轴面上生长低缺陷密度的4H
‑
SiC外延层的方法，以解决上述
技术介绍
中提出的问题。
[0007]为实现上述目的，本专利技术提供如下技术方案：
[0008]一种在2
°
Si偏轴面上生长低缺陷密度的4H
‑
SiC外延层的方法，包括：
[0009]S1、2
°
碳化硅衬底的原位湿法清洗；
[0010]S2、2
°
碳化硅衬底的原位干法刻蚀；
[0011]S3、对干法刻蚀后的衬底生长碳化硅缓冲层；
[0012]S4、在缓冲层碳化硅上再生长同质碳化硅外延层。
[0013]优选的，所述S1中，将购置的碳化硅衬底置于10M氢氟酸溶液中，40℃下浸泡5分钟，对出厂衬底进行初步的表面去氧化，将氢氟酸浸泡后的衬底在30℃超纯水中清洗160s，去除氢氟酸溶液，然后将清洗后的衬底浸泡在浓硫酸：双氧水以3：1摩尔体积的混合溶液中，在40℃下浸泡60分钟，对所述碳化硅衬底进行工艺氧化，再将重新氧化后的碳化硅衬底在30℃超纯水中清洗160s，去除残留的浓硫酸和双氧水混合溶液，将清洗后的碳化硅衬底置于浓度为10M的氢氟酸溶液中浸泡40分钟，以彻底去除衬底表面的工艺氧化层，再将氢氟
酸浸泡后的碳化硅衬底在30℃超纯水中清洗160s，去除残留的氢氟酸溶液，将清洗后的衬底在8000转速下甩干10分钟，并在110℃的加热平台上热烘60s。
[0014]优选的，所述S2中，将湿法清洗后的衬底置于低温等离子刻蚀反应室中，将反应室抽至5mTorr，持续通入20sccm的O2和100sccm的SF6，30s后进入反应室预备刻蚀阶段，开启180W的激励功率，5s后进入第一段刻蚀，开启130W偏压功率，刻蚀时间250s，刻蚀速率0.8nm/s，进入冷却阶段，通入200sccm氮气，冷却时间180s，进入第二段刻蚀，刻蚀时间250s，刻蚀速率0.8nm/s。
[0015]优选的，所述S3中，采用SiH4/C3H8/H2气体系统，通过水平热壁化学气相沉积CVD对n型4H
‑
SiC0001基底进行2
°
的碳化硅缓冲层生长，生长压力和H2流速分别为11.7kPa和120slm，生长室温度为1680℃
‑
1710℃，缓冲层通常以20um/h的速度生长，C/Si介于0.7
‑
0.8，缓冲层厚度为0.5
‑
2um，缓冲层参杂浓度为1E17/cm3
‑
1E18/cm3。
[0016]优选的，所述S4中，依旧采用SiH4/C3H8/H2气体系统，通过水平热壁化学气相沉积CVD对n型4H
‑
SiC0001基底的碳化硅缓冲层上进行2
°
的碳化硅外延层生长，生长压力和H2流速分别为10.3kPa和120slm，生长室温度为1650℃
‑
1680℃，外延层通常以30um/h的速度生长，C/Si介于0.85
‑
1，外延层厚度介于5um
‑
10um，外延层参杂浓度为1E16/cm3
‑
5E16/cm3。
[0017]与现有技术相比，本专利技术的有益效果是：
[0018]本专利技术通过在2
°
碳化硅衬底和外延层之间设计一层缓冲层，并调节出最平衡的外延层及缓冲层生长C/Si和生长温度，可显著降低2
°
碳化硅外延层三角型缺陷密度及减少层错阶梯现象，从而提高在2
°
偏轴衬底上生长的外延层的表面质量。
附图说明
[0019]图1为本专利技术的流程结构示意图；
[0020]图2为本专利技术在2
°
碳化硅衬底上进行1680℃下生长的碳化硅缓冲层和1650℃下生长的碳化硅外延层。
[0021]图3为本专利技术为不同C/Si比和生长温度下，碳化硅外延层的表面形貌图；
[0022]图4为本专利技术的为不同C/Si下，碳化硅外延层的均一性和三角型缺陷密度；
[0023]图5为本专利技术在2
°
碳化硅衬底上直接生长外延层和先生长缓冲层再生长外延层的各类缺陷密度对比图；
[0024]图6为图5对应的散射光学形态表征。
具体实施方式
[0025]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0026]实施例一：
[0027]请参阅图1
‑
图6所示，一种在2
°
Si偏轴面上生长低缺陷密度的4H
‑
SiC外延层的方法，包括以下步骤：
[0028]S1、2
°
碳化硅衬底的原位湿本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种在2
°
Si偏轴面上生长低缺陷密度的4H
‑
SiC外延层的方法，其特征在于，包括以下步骤：S1、2
°
碳化硅衬底的原位湿法清洗；S2、2
°
碳化硅衬底的原位干法刻蚀；S3、对干法刻蚀后的衬底生长碳化硅缓冲层；S4、在缓冲层碳化硅上再生长同质碳化硅外延层。2.根据权利要求1所述的一种在2
°
Si偏轴面上生长低缺陷密度的4H
‑
SiC外延层的方法，其特征在于：所述S1中，将购置的碳化硅衬底置于10M氢氟酸溶液中，40℃下浸泡5分钟，对出厂衬底进行初步的表面去氧化，将氢氟酸浸泡后的衬底在30℃超纯水中清洗160s，去除氢氟酸溶液，然后将清洗后的衬底浸泡在浓硫酸：双氧水以3：1摩尔体积的混合溶液中，在40℃下浸泡60分钟，对所述碳化硅衬底进行工艺氧化，再将重新氧化后的碳化硅衬底在30℃超纯水中清洗160s，去除残留的浓硫酸和双氧水混合溶液，将清洗后的碳化硅衬底置于浓度为10M的氢氟酸溶液中浸泡40分钟，以彻底去除衬底表面的工艺氧化层，再将氢氟酸浸泡后的碳化硅衬底在30℃超纯水中清洗160s，去除残留的氢氟酸溶液，将清洗后的衬底在8000转速下甩干10分钟，并在110℃的加热平台上热烘60s。3.根据权利要求1所述的一种在2
°
Si偏轴面上生长低缺陷密度的4H
‑
SiC外延层的方法，其特征在于：所述S2中，将湿法清洗后的衬底置于低温等离子刻蚀反应室中，将反应室抽至5mTorr，持续通入20sccm的O2和100sccm的SF6，30s后进入反应室预备刻蚀阶段，开启180W的激励功率，5s后进入第一段刻蚀，开启130W偏压功率，刻蚀时间250...

【专利技术属性】
技术研发人员：张梦龙，柯茜，李京波，
申请(专利权)人：浙江芯科半导体有限公司，
类型：发明
国别省市：