一种晶圆级系统的测试结构及其运行方法技术方案

本发明专利技术公开一种晶圆级系统的测试结构，其通过TAP控制器控制晶圆中晶粒的TAP以组成二维测试网络，其中每个晶粒包括第一、第二及第三测试访问端口TAP。第一TAP在Y向上与上一级晶粒中的第三TAP可通信地连接，形成Y向测试链，第二TAP在X向上与下一级晶粒中的第三TAP可通信地连接,形成X向测试链，第三TAP根据需求可被配置为在Y向上与第一TAP可通信地连接，或在X向上与第二TAP可通信地连接，进而形成完整的测试链。二维网格部署使得在测试结构本身发生生产缺陷时，也能够有效地进行晶粒本身功能测试，进而提高良率，此外还可根据测试目标灵活选择Y向或X向测试链，提高测试效率、降低测试代价。测试代价。测试代价。

【技术实现步骤摘要】
一种晶圆级系统的测试结构及其运行方法


[0001]本专利技术涉及集成电路
，特别涉及一种晶圆级系统的测试结构及其运行方法。

技术介绍

[0002]半导体测试贯穿半导体的设计、制造、封装、应用全过程，是确定或评估集成电路功能和性能的重要环节。从最初形成满足特定功能需求的芯片设计，经过晶圆制造、封装环节，在最终形成合格产品前，需要检测产品是否符合各种规范。半导体测试可以按生产流程可以分为三类：验证测试、晶圆测试、以及封装检测，其中晶圆测试又称前道测试，其对象是未划片的整个晶圆，目的在于监控前道工艺良率，并降低后道封装成本。晶圆测试完成后，会进行切割分离KGD(Know Good Di e)。
[0003]在晶圆测试中既可以以独立晶粒作为测试对象，也可以将整个晶圆作为一个高密计算系统进行晶圆级测试。在晶圆级测试中可采用边界扫描JTAG(Joint Test Action Group，联合测试工作组)技术。JTAG技术是通过存在于器件输入输出管脚与内核电路之间的BSC(Boundary Scan Cell)对器件及其外围电路进行测试，其可用于判断互连线路是否存在开路、短路或固定逻辑故障。目前，一些规模较大的IC器件基本上都提供JTAG接口，可采用串行等方式将诸多JTAG测试口连接起来，其中以串行方式的菊花链结构最为常见。
[0004]菊花链也叫手牵手链接方式，是一种一维延展结构，只有相邻设备之间可以进行直接通信，不相邻设备必须通过其他设备中转，这样不会形成回路。但是这也使得基于菊花链JTAG的测试结构难以考虑到测试电路本身可能存在制造缺陷，从而对缺陷点之后的晶粒失去可控性，造成良率误杀。

技术实现思路

[0005]针对现有技术中的部分或全部问题，本专利技术第一方面提供一种晶圆级系统的测试结构，其通过TAP控制器控制晶圆中晶粒的TAP，以组成二维测试网络，其中每个晶粒包括：
[0006]第一测试访问端口TAP，在Y向上与上一级晶粒中的第三测试访问端口TAP可通信地连接，形成Y向测试链；
[0007]第二测试访问端口TAP，在X向上与下一级晶粒中的第三测试访问端口TAP可通信地连接,形成X向测试链，其中所述X向与所述Y向正交；以及
[0008]第三测试访问端口TAP，其可在Y向上与所述第一测试访问端口TAP可通信地连接，也可在X向上与所述第二测试访问端口TAP可通信地连接。
[0009]进一步地，所述晶粒内部的TAP之间采用JTAG总线连接。
[0010]进一步地，不同晶粒的TAP之间采用JTAG总线连接。
[0011]进一步地，所述第三测试访问端口TAP包括：
[0012]第一总线复用器，其第一路输入在Y向上与本晶粒中的第一测试访问端口TAP连接，第二路输入在X向上与上一级晶粒中的第二测试访问端口TAP连接；
[0013]第一总线解复用器，其设置于所述第一总线复用器的输出端，其第一路输出在Y向上与下一级晶粒的第一测试访问端口TAP连接，第二路输出在X向上与本晶粒中的第二测试访问端口TAP连接；
[0014]第二总线复用器，其第一路输入在X向上与本晶粒中的第二测试访问端口TAP连接，第二路输入在Y向上与下一级晶粒中的第一测试访问端口TAP连接；以及
[0015]第二总线解复用器，其设置于所述第二总线复用器的输出端，其第一路输出在X向上与上一级晶粒的第二测试访问端口TAP连接，第二路输出在Y向上与本晶粒中的第一测试访问端口TAP连接。
[0016]基于如前所述的测试结构，本专利技术第二方面提供一种晶圆级系统的测试方法，包括：
[0017]根据测试需求，控制第三测试访问端口TAP的链接通路，形成至少一个指定方向的测试链，各测试链之间相互独立。
[0018]进一步地，所述测试方法包括：
[0019]当需要进行Y向测试时，通过TAP控制器使得所述第一测试访问端口TAP与自身晶粒内的第三测试访问端口TAP、以及下一级晶粒内的第一测试访问端口TAP可通信地连接，形成Y向测试链。
[0020]进一步地，所述测试方法包括：
[0021]当需要进行X向测试时，通过TAP控制器使得所述第三测试访问端口TAP与自身晶粒内的第二测试访问端口TAP、以及下一级晶粒内的第三测试访问端口TAP可通信地连接，形成X向测试链。
[0022]进一步地，所述测试方法还包括：
[0023]当检测到缺陷点后，转换缺陷点后的晶粒中的第三测试访问端口TAP的链接通路，对缺陷点后的晶粒采用另一方向的测试链。
[0024]本专利技术提供的一种晶圆级系统的测试结构及方法，利用晶粒内部测试访问端口TAP和多路复用/解复用电路，形成二维网格部署，一方面提供了冗余通路，使得在测试结构本身发生生产缺陷时，也能够有效的进行晶粒本身功能测试，进行有效筛片，相比已有方案，提高了良率；另一方面，相较于一维延展结构，二维结构可根据测试目标，使测试程序可以灵活选择Y向或X向测试链，提高测试效率、降低测试代价。
附图说明
[0025]为进一步阐明本专利技术的各实施例的以上和其它优点和特征，将参考附图来呈现本专利技术的各实施例的更具体的描述。可以理解，这些附图只描绘本专利技术的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
[0026]图1示出本专利技术一个实施例的一种晶圆级系统的测试结构的结构示意图；
[0027]图2示出本专利技术一个实施例的第三测试访问端口TAP的结构示意图；以及
[0028]图3a
‑
3c示出基于本专利技术一个实施例的一种晶圆级系统的测试结构进行晶圆级测试的示意图。
具体实施方式
[0029]以下的描述中，参考各实施例对本专利技术进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构或操作以免模糊本专利技术的专利技术点。类似地，为了解释的目的，阐述了特定数量和配置，以便提供对本专利技术的实施例的全面理解。然而，本专利技术并不限于这些特定细节。此外，应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。
[0030]在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本专利技术的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
[0031]需要说明的是，本专利技术的实施例以特定顺序方法步骤进行描述，然而这只是为了阐述该具体实施例，而不是限定各步骤的先后顺序。相反，在本专利技术的不同实施例中，可根据实际需求的调节来调整各步骤的先后顺序。
[0032]菊花链作为一种一维延展结构，其不相邻设备必须通过其他设备中转，这就使得一旦测试电路本身存在缺陷点时，会失去对缺陷点之后的经历的可控性，进而造成良率误杀。为了避免这类状况，以有效地提高产本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆级系统的测试结构，其特征在于，包括：TAP控制器，其被配置为控制晶圆中的晶粒的测试访问端口TAP，以组成二维测试网络；以及多个晶粒，其中每个晶粒包括：第一测试访问端口TAP，在Y向上与上一级晶粒中的第三测试访问端口TAP可通信地连接，形成Y向测试链；第二测试访问端口TAP，在X向上与下一级晶粒中的第三测试访问端口TAP可通信地连接,形成X向测试链，其中所述X向与所述Y向正交；以及第三测试访问端口TAP，其根据需求可被配置为在Y向上与所述第一测试访问端口TAP可通信地连接，或在X向上与所述第二测试访问端口TAP可通信地连接。2.如权利要求1所述的测试结构，其特征在于，所述晶粒内部的测试访问端口TAP之间采用JTAG总线连接。3.如权利要求1所述的测试结构，其特征在于，不同晶粒的测试访问端口TAP之间采用JTAG总线连接。4.如权利要求1所述的测试结构，其特征在于，所述第三测试访问端口TAP包括：第一总线复用器，其第一路输入在Y向上与本晶粒中的第一测试访问端口TAP连接，第二路输入在X向上与上一级晶粒中的第二测试访问端口TAP连接；第一总线解复用器，其设置于所述第一总线复用器的输出端，其第一路输出在Y向上与下一级晶粒的第一测试访问端口TAP连接，第二路输出在X向上与本晶粒中的第二测试访问端口TAP连接；第二总线复用器，其第一路输入在X向上与本晶粒中的第二测...

【专利技术属性】
技术研发人员：王磊，赵可成，胡杨，姜申飞，郝培霖，韩慧明，
申请(专利权)人：清华大学，
类型：发明
国别省市：