硅通孔检测电路及方法技术

本公开实施例提供一种硅通孔检测电路及方法，硅通孔检测电路包括待测硅通孔、等效可调电阻及反向输出电路；待测硅通孔的第一端连接等效可调电阻的第二端，第二端接地；反向输出电路的输入端与待测硅通孔的第一端连接；方法包括：将等效可调电阻的阻值调节至第一阻值，并将等效可调电阻的第一端的电压保持在预设电压值；其中，第一阻值为待测硅通孔对应的等效电阻的最大阻值。由于待测硅通孔的等效电阻与等效可调电阻构成分压电路，因此通过反向输出电路的输出端输出的信号，即可判断出待测硅通孔的等效电阻是否大于其最大阻值，进而判断出待测硅通孔是否存在缺陷。断出待测硅通孔是否存在缺陷。断出待测硅通孔是否存在缺陷。

【技术实现步骤摘要】
硅通孔检测电路及方法


[0001]本公开实施例涉及检测电路
，尤其涉及一种硅通孔(Through Silicon Via，简称TSV)检测方法及设备。

技术介绍

[0002]TSV技术是集成电路中实现三维立体互连的关键技术，该技术可以使用TSV结构将裸芯片或多芯片模块层叠起来，使集成电路的封装体积大大减小。
[0003]目前，TSV生产工艺仍然处于研发阶段，制作工艺不够成熟，深亚微米级下的电镀工艺并不能完全保证金属铜的完全填充，由此填充的铜柱可能会出现空洞。而空洞会导致导电性下降，成为开路或者完全开路的状态，从而影响应用TSV进行封装的半导体器件的整体良率。
[0004]因此，如何有效检测TSV是否存在缺陷成为目前亟需解决的技术问题。

技术实现思路

[0005]本公开实施例提供一种硅通孔检测电路及方法，可以有效检测出TSV是否存在缺陷。
[0006]在一些实施例中，提供了一种硅通孔检测方法，应用于硅通孔检测电路，所述硅通孔检测电路包括待测硅通孔、等效可调电阻及反向输出电路；
[0007]所述待测硅通孔的第一端连接所述等效可调电阻的第二端，所述待测硅通孔的第二端接地；所述反向输出电路的输入端与所述待测硅通孔的第一端连接；所述方法包括：
[0008]将所述等效可调电阻的阻值调节至预设的第一阻值，并将所述等效可调电阻的第一端的电压保持在预设电压值；其中，所述第一阻值为所述待测硅通孔正常时对应的等效电阻的最大阻值；
[0009]根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔是否存在缺陷；其中，当所述待测硅通孔的第一端的电压大于所述预设电压值的一半时，所述反向输出电路的输出端输出低电平信号，当所述待测硅通孔的第一端的电压小于所述预设电压值的一半时，所述反向输出电路的输出端输出高电平信号。
[0010]在一种可行的实施方式中，所述根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔是否存在缺陷，包括：
[0011]当所述反向输出电路的输出端输出低电平信号时，确定所述待测硅通孔存在断路。
[0012]在一种可行的实施方式中，所述根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔是否存在缺陷，包括：
[0013]当所述反向输出电路的输出端输出高电平信号时，将所述等效可调电阻的阻值调节至预设的第二阻值；其中，所述第二阻值为所述待测硅通孔正常时对应的等效电阻的最小阻值；
[0014]若在所述等效可调电阻的阻值调节之后，所述反向输出电路的输出端输出低电平信号，则确定所述待测硅通孔正常；
[0015]若在所述等效可调电阻的阻值调节之后，所述反向输出电路的输出端输出高电平信号，则确定所述待测硅通孔存在短路。
[0016]在一种可行的实施方式中，在确定所述待测硅通孔存在断路之后，还包括：
[0017]将所述等效可调电阻的阻值调节至预设的至少一个第一采样电阻值；每个所述第一采样电阻值均大于所述第一阻值；
[0018]根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔对应的等效电阻的阻值范围。
[0019]在一种可行的实施方式中，在确定所述待测硅通孔正常之后，还包括：
[0020]将所述等效可调电阻的阻值调节至预设的至少一个第二采样电阻值，每个所述第二采样电阻值均大于所述第二阻值且小于所述第一阻值；
[0021]根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔对应的等效电阻的阻值范围。
[0022]在一种可行的实施方式中，在确定所述待测硅通孔存在短路之后，还包括：
[0023]将所述等效可调电阻的阻值调节至预设的至少一个第三采样电阻值，每个所述第三采样电阻值均小于所述第二阻值；
[0024]根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔对应的等效电阻的阻值范围。
[0025]在一种可行的实施方式中，所述硅通孔缺陷检测电路还包括第一开关电路与第二开关电路；所述待测硅通孔的第一端通过第二开关电路连接所述等效可调电阻的第二端，所述待测硅通孔的第二端通过所述第一开关电路接地；所述第一开关电路的第一端接地，第二端连接所述待测硅通孔的第二端；所述第二开关电路的第一端连接所述待测硅通孔的第一端，第二端连接所述等效可调电阻的第二端；
[0026]所述将所述等效可调电阻的第一端的电压保持在预设电压值之后，还包括：
[0027]导通所述第一开关电路与所述第二开关电路。
[0028]在一种可行的实施方式中，所述第一开关电路包括第一NMOS晶体管，所述第二开关电路包括第二NMOS晶体管；
[0029]所述第一NMOS晶体管的源极接地，漏极连接所述待测硅通孔的第二端；所述第二NMOS晶体管的源极连接所述待测硅通孔的第一端，漏极连接所述等效可调电阻的第二端；
[0030]所述导通所述第一开关电路与所述第二开关电路，包括：
[0031]分别将所述第一NMOS晶体管的栅极电压与所述第二NMOS晶体管的栅极电压调节为高电平，以使所述第一NMOS晶体管与所述第二NMOS晶体管导通。
[0032]在一种可行的实施方式中，所述硅通孔缺陷检测电路还包括锁存器电路与预充电电路；
[0033]所述锁存器电路包括第一PMOS晶体管与第三NMOS晶体管，所述第一PMOS晶体管的源极连接预设电源，漏极连接所述等效可调电阻的第一端，栅极连接所述反向输出电路的输出端；所述预设电源的输出电压为所述预设电压值；所述第三NMOS晶体管的源极接地，漏极连接所述等效可调电阻的第二端，栅极连接所述反向输出电路的输出端；所述预充电电
路与所述待测硅通孔的第一端连接；
[0034]所述将所述等效可调电阻的第一端的电压保持在预设电压值，包括：
[0035]利用所述预充电电路，将所述待测硅通孔的第一端的电压调节至所述预设电压值。
[0036]在一种可行的实施方式中，所述预充电电路包括第二PMOS晶体管；所述第二PMOS晶体管的源极连接所述预设电源，漏极连接所述待测硅通孔的第一端，栅极连接预充电控制信号。
[0037]在一种可行的实施方式中，所述等效可调电阻包括第三PMOS晶体管，所述第三PMOS晶体管的源极连接所述第一PMOS晶体管的漏极，所述第三PMOS晶体管的漏极连接所述待测硅通孔的第一端；
[0038]所述将所述等效可调电阻的阻值调节至预设的第一阻值，包括：
[0039]调节所述第三PMOS晶体管的栅极电压，以使所述第三PMOS晶体管的等效电阻值为所述第一阻值。
[0040]在一些实施例中，提供了一种硅通孔检测电路，包括待测硅通孔、等效可调电阻及反向输出电路；
[0041]所述待测硅通孔的第一端连接所述等效可调电阻的第二端，所述待测硅通孔的第二端接地；所述反向输出电路的输入端与所述待测硅通孔的第一端连接；
[0042]所述等效可调电阻用于分压，所述等效可调电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种硅通孔检测方法，其特征在于，应用于硅通孔检测电路，所述硅通孔检测电路包括待测硅通孔、等效可调电阻及反向输出电路；所述待测硅通孔的第一端连接所述等效可调电阻的第二端，所述待测硅通孔的第二端接地；所述反向输出电路的输入端与所述待测硅通孔的第一端连接；所述方法包括：将所述等效可调电阻的阻值调节至预设的第一阻值，并将所述等效可调电阻的第一端的电压保持在预设电压值；其中，所述第一阻值为所述待测硅通孔正常时对应的等效电阻的最大阻值；根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔是否存在缺陷；其中，当所述待测硅通孔的第一端的电压大于所述预设电压值的一半时，所述反向输出电路的输出端输出低电平信号，当所述待测硅通孔的第一端的电压小于所述预设电压值的一半时，所述反向输出电路的输出端输出高电平信号。2.根据权利要求1所述的方法，其特征在于，所述根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔是否存在缺陷，包括：当所述反向输出电路的输出端输出低电平信号时，确定所述待测硅通孔存在断路。3.根据权利要求1所述的方法，其特征在于，所述根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔是否存在缺陷，包括：当所述反向输出电路的输出端输出高电平信号时，将所述等效可调电阻的阻值调节至预设的第二阻值；其中，所述第二阻值为所述待测硅通孔正常时对应的等效电阻的最小阻值；若在所述等效可调电阻的阻值调节之后，所述反向输出电路的输出端输出低电平信号，则确定所述待测硅通孔正常；若在所述等效可调电阻的阻值调节之后，所述反向输出电路的输出端输出高电平信号，则确定所述待测硅通孔存在短路。4.根据权利要求2所述的方法，其特征在于，在确定所述待测硅通孔存在断路之后，还包括：将所述等效可调电阻的阻值调节至预设的至少一个第一采样电阻值；每个所述第一采样电阻值均大于所述第一阻值；根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔对应的等效电阻的阻值范围。5.根据权利要求3所述的方法，其特征在于，在确定所述待测硅通孔正常之后，还包括：将所述等效可调电阻的阻值调节至预设的至少一个第二采样电阻值，每个所述第二采样电阻值均大于所述第二阻值且小于所述第一阻值；根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔对应的等效电阻的阻值范围。6.根据权利要求3所述的方法，其特征在于，在确定所述待测硅通孔存在短路之后，还包括：将所述等效可调电阻的阻值调节至预设的至少一个第三采样电阻值，每个所述第三采样电阻值均小于所述第二阻值；根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔对应的等效电阻的
阻值范围。7.根据权利要求1所述的方法，其特征在于，所述硅通孔缺陷检测电路还包括第一开关电路与第二开关电路；所述待测硅通孔的第一端通过第二开关电路连接所述等效可调电阻的第二端，所述待测硅通孔的第二端通过所述第一开关电路接地；所述第一开关电路的第一端接地，第二端连接所述待测硅通孔的第二端；所述第二开关电路的第一端连接所述待测硅通孔的第一端，第二端连接所述等效可调电阻的第二端；所述将所述等效可调电阻的第一端的电压保持在预设电压值之后，还包括：导通所述第一开关电路与所述第二开关电路。8.根据权利要求7所述的方法，其特征在于，所述第一开关电路包括第一NMOS晶体管，所述第二开关电路包括第二NMOS晶体管；所述第一NMOS晶体管的源极接地，漏极连接所述待测硅通孔的第二端；所述第二NMOS晶体管的源极连接所述待测硅通孔的第一端，漏极连接所述等效可调电阻的第二端；所述导通所述第一开关电路与所述第二开关电路，包括：分别将所述第一NMOS晶体管的栅极电压与所述第二NMOS晶体管的栅极电压调节为高电平，以使所述第一NMOS晶体管与所述第二NMOS晶体管导通。9.根据权利要求1所述的方法，其特征在于，所述硅通孔缺陷检测电路还包括锁存器电路与预充电电路；所述锁存器电路包括第一PMOS晶体管与第三NMOS晶体管，所述第一PMOS晶...

【专利技术属性】
技术研发人员：程伟杰，罗元钧，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：