一种命令重构方法、系统、高速数据采集卡以及存储介质技术方案

本申请涉及一种命令重构方法、系统、高速数据采集卡以及存储介质，涉及高速数据采集的技术领域，其中方法包括以下步骤：在DMA机制下配置两路读通道，每一读通道配置一标志位；基于重构命令读取采集数据，同时，FPGA获取当前读通道的标志位，从而获得重构命令。本申请具有确保数据上传速度的效果。有确保数据上传速度的效果。有确保数据上传速度的效果。

【技术实现步骤摘要】
一种命令重构方法、系统、高速数据采集卡以及存储介质


[0001]本申请涉及高速数据采集的
，尤其是涉及命令重构方法、系统、高速数据采集卡以及存储介质。

技术介绍

[0002]FPGA （Field Programmable Gate Array）现场可编程门阵列，是在硅片上预先设计实现的具有可编程特性的集成电路，它能够按照设计人员的需求配置为指定的电路结构，让客户不必依赖由芯片制造商设计和制造的ASIC芯片（专用集成芯片）。
[0003]FPGA与上位机之间通常需要借助传输通道上传数据以及下发指令，如基于PCIe总线（PCI Express的简称，是PCI电脑总线的一种）进行传输。为了实现高速数据采集和传输，高速数据采集卡的PCIe接口应全部用来上传数据。但是要实现算法重构，就需要下发重构命令至FPGA，即上位机通过PCIe向FPGA发送数据，从而会占用数据传输带宽，降低数据上传的速度。

技术实现思路

[0004]为了确保数据上传的速度，本申请提供命令重构方法、系统、高速数据采集卡以及存储介质。
[0005]第一方面，本申请提供的一种命令重构方法，采用如下的技术方案：一种命令重构方法，包括以下步骤：在DMA机制下配置两路读通道，每一读通道配置一标志位；基于重构命令读取采集数据，同时，FPGA获取当前读通道的标志位，从而获得重构命令。
[0006]通过采用上述技术方案，FPGA通过获得当前读取采集数据的标志位的方式，获得重构命令，则无需上位机实际下发重构命令，也就是说FPGA通过这种方式获取重构命令时，不会占用数据传输用的带宽，能够有效确保数据上传的速度。
[0007]优选的，每一所述重构命令均对应一二进制数据，FPGA和上位机中均预设所述重构命令与二进制数据的映射关系，读取采集数据时，基于重构命令对应的二进制数据选择对应的读通道读取采集数据。
[0008]通过采用上述技术方案，便于上位机通过采用两路读通道的方式下发重构命令，同时能够确保FPGA获得二进制数据后解读的重构命令是上位机想要下发的重构命令。
[0009]优选的，两路所述读通道分别定义为第一读通道CH0和第二读通道CH1，所述第一读通道CH0的标志位配置为0，所述第二读通道CH1的标志位配置为1。
[0010]通过采用上述技术方案，上位机通过两路读通道读取数据时，FPGA能够获取二进制形式的重构命令，从而实现不占用数据传输用的带宽，就能下发重构命令的目的。
[0011]优选的，所述重构命令可以配置有头标志符，所述头标志符位于所述二进制数据之前。
[0012]通过采用上述技术方案，当FPGA接收到头标志符后，可以得知后面的二进制数据为上位机本次想要下发的重构命令。
[0013]优选的，所述重构命令可以配置有尾标志符，所述尾标志符位于所述二进制数据之后。
[0014]通过采用上述技术方案，当FPGA接收到尾标志符后，可以得知之前的二进制数据为上位机本次想要下发的重构命令，且本次下发的重构命令结束。
[0015]优选的，所述重构命令配置有头标志符和尾标志符，所述头标志符位于所述二进制数据之前，所述尾标志符位于所述二进制数据之后。
[0016]通过采用上述技术方案，当FPGA接收到头标志符后，可以得知后面的二进制数据为上位机本次想要下发的重构命令；当FPGA接收到尾标志符后，可以得知之前的二进制数据为上位机本次想要下发的重构命令，且本次下发的重构命令结束。
[0017]第二方面，本申请提供一种命令重构系统，采用如下的技术方案：一种命令重构系统，执行上述的命令重构方法，包括：DMA配置模块，用于将PCIe配置为DMA机制，并在DMA机制下配置两路读通道，每一读通道配置一标志位；以及重构命令获取模块，用于识别上位机读取数据的读通道，并形成二进制数据，FPGA执行上述二进制数据所代表的命令。
[0018]通过采用上述技术方案，通过DMA配置模块配置两路读通道，便于上位机以通过不同的读通道读取采集数据的方式下发二进制形式的重构命令，同时FPGA同步获取二进制形式的重构命令，并执行上述二进制数据所代表的命令，从而无需上位机实际下发重构命令，则不会占用数据传输用的带宽，能够有效确保数据上传的速度。
[0019]第三方面，本申请提供一种高速数据采集卡，采用如下的技术方案：一种高速数据采集卡，包括内置有上述的重构命令模块的FPGA芯片，用于执行上述的命令重构方法；FPGA芯片信号连接有可配置的PCIe总线，且PCIe总线内置DMA，DMA可由上位机内的上述的DMA配置模块进行配置。
[0020]通过采用上述技术方案，上位机通过DMA读取高速数据采集卡的采集数据，高速数据采集卡通过获得当前读取采集数据的标志位的方式，获得重构命令，则无需上位机实际下发重构命令，也就是说高速数据采集卡通过这种方式获取重构命令时，不会占用数据传输用的带宽，能够有效确保数据上传的速度。
[0021]第四方面，本申请提供一种存储介质，采用如下的技术方案：一种存储介质，存储有能够被处理器加载并执行上述的命令重构方法的计算机程序。
[0022]综上所述，本申请包括以下至少一种有益技术效果：1.FPGA通过获得当前读取采集数据的标志位的方式，获得重构命令，则无需上位机实际下发重构命令，也就是说FPGA通过这种方式获取重构命令时，不会占用数据传输用的带宽，能够有效确保数据上传的速度；2.上位机通过DMA读取高速数据采集卡的采集数据，高速数据采集卡通过获得当前读取采集数据的标志位的方式，获得重构命令，则无需上位机实际下发重构命令，也就是说高速数据采集卡通过这种方式获取重构命令时，不会占用数据传输用的带宽，能够有效
确保数据上传的速度；3.当FPGA接收到头标志符后，可以得知后面的二进制数据为上位机本次想要下发的重构命令；当FPGA接收到尾标志符后，可以得知之前的二进制数据为上位机本次想要下发的重构命令，且本次下发的重构命令结束。
附图说明
[0023]图1是本申请实施例命令重构方法的步骤框图；图2是本申请实施例命令重构方法中S101的步骤框图；图3是本申请实施例命令重构方法中S102的步骤框图；图4是本申请实施例中命令重构系统和高速数据采集的结构框图。
[0024]附图标记：1、DMA配置模块；2、重构命令获取模块；3、FPGA芯片。
具体实施方式
[0025]以下结合附图1
‑
附图4对本申请作进一步详细说明。
[0026]高速数据采集卡通常基于FPGA进行采集数据，FPGA应用于高速采集技术时，FPGA内部通常预设希尔伯特算法、FFT算法、AI识别算法、语音增强算法以及小波提升算法等，用户能够根据系统需要来选择对采集数据采用的数据处理算法，实现算法可重构的目的。
[0027]在FPGA中重构命令根据FPGA芯片内部的不同结构可以分为两种，分别是动态可重构和静态可重构。如果FPGA芯片是常规的SRA本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种命令重构方法，其特征在于，包括以下步骤：在DMA机制下配置两路读通道，每一读通道配置一标志位；基于重构命令读取采集数据，同时，FPGA获取当前读通道的标志位，从而获得重构命令。2.根据权利要求1所述的命令重构方法，其特征在于，每一所述重构命令均对应一二进制数据，FPGA和上位机中均预设所述重构命令与二进制数据的映射关系，读取采集数据时，基于重构命令对应的二进制数据选择对应的读通道读取采集数据。3.根据权利要求2所述的命令重构方法，其特征在于，两路所述读通道分别定义为第一读通道CH0和第二读通道CH1，所述第一读通道CH0的标志位配置为0，所述第二读通道CH1的标志位配置为1。4.根据权利要求2或3所述的命令重构方法，其特征在于，所述重构命令可以配置有头标志符，所述头标志符位于所述二进制数据之前。5.根据权利要求2或3所述的命令重构方法，其特征在于，所述重构命令可以配置有尾标志符，所述尾标志符位于所述二进制数据之后。6.根据权利要求2或3所述的命令重构方法，其特征在于，所述重构...

【专利技术属性】
技术研发人员：贺兰茂，孙贵荣，王海波，梁旭，
申请(专利权)人：上海银帆信息科技有限公司，
类型：发明
国别省市：