一种由反相器控制的轨对轨输入缓冲放大器制造技术

本发明专利技术设计了一种由反相器控制的轨对轨输入缓冲放大器，属于显示驱动技术领域。本发明专利技术包括了轨对轨输入级(101)，由反相器控制的信号选择电路(102)，输出级(103)，信号传输线(104)，信号传输线(105)。本发明专利技术采用轨对轨输入级以提升输入、输出摆幅，且通过添加由反相器控制的信号选择电路(102)使输入级P差分对产生的信号仅在输入信号较小时能够输出，以此在尽量不损失低输入电压下精度的同时，提升高输入电压下精度。输入电压下精度。输入电压下精度。

【技术实现步骤摘要】
一种由反相器控制的轨对轨输入缓冲放大器


[0001]本专利技术通过反相器控制进行信号选通，减小在输入电压较高时由于N、P差分对同时工作产生带来的缓冲放大器输出失真。电路在低输出失真的同时具有结构简单、易于仿真调试、适应性强、低功耗等特点。

技术介绍

[0002]在前级电路驱动能力较差或后级电路较难以驱动时，我们需要缓冲放大器来提高前级电路的驱动能力。随着电子工业的发展，各种产品的集成度上升也对输出信号的精度、摆幅有着更高的要求，如高分辨率显示面板等。为了提升放大器输入摆幅，缓冲放大器更多采用轨对轨输入级，但随之引入了输入级跨导不恒定的问题又降低了精度。本专利技术提出了一种由反相器控制的减小跨导不恒定带来的缓冲放大器失真的方法，在高精度的同时电路结构简单，并且易于仿真调试。

技术实现思路

[0003]本专利技术主要采用反相器产生对控制信号进行的方式，减小输入级P差分对有信号输出的时间，提升放大器精度。
[0004]本专利技术采用如下技术方案：
[0005]提出的由反相器控制的轨对轨缓冲放大器包括了轨对轨输入级101，由反向器控制的信号选择电路102，输出级103；其特征在于：轨对轨输入级101由N、P两种对称的五管OTA构成，其中N差分对的输出通过105信号传输线直接通向输出级，P差分对的输出通过104信号传输线通向信号选择电路；信号选择电路102通过对输入级的信号进行选通以减小P差分对在高输入电压下带来的失真。其选通依据为整体运放的输入信号。当输入信号电压较高则来自P差分对的信号被阻断，输入信号较低则来自P差分对的信号通过。选择电路的输出连接至输出级。
[0006]轨对轨输入级101由N、P差分对构成的两个五管OTA组成，二者互补对方劣势以增加摆幅。其中N、P差分对的输出信号分别通过信号传输线105、信号传输线104输出到下一级电路。若将104、105相连接，直接送至输出级103，会导致在哪输入信号较大时产生较大失真，经仿真发现失真是由P差分对在输入信号较高时带来的，于是采用了由反相器控制的信号选择电路对P差分对输出的信号进行控制。
[0007]在信号选择电路102中，采用反相器201作为控制器，MOS管作为开关。运放的输入信号与反相器201输入端相连，可将运放的输入信号转化为与输入信号反相，且摆幅为电源电压的控制信号，具有足够强的驱动能力来驱动开关MOS管打开、关闭。反相器的输出连接至开关MOS管栅极以控制其开关。开关MOS管采用NMOS管，以实现在反相器驱动下运放输入电压较高时关断，输入电压较低时打开，以此对P差分对的输出进行控制。
[0008]输出级103采用AB类输出级，信号从两MOS管栅极输入，两MOS管之间输出。添加放电辅助MOS管，提升了放大器带载能力。并且功耗低，静态电流小。
[0009]本专利技术所设计的由反相器控制的轨对轨输入缓冲放大器，相比于传统的缓冲放大器在尽量不损失低输入电压下精度的同时，提升高输入电压下的精度；摆幅大，向下可达负电源；功耗小，静态电流低；电路结构简单，易于调试。
[0010]目前可实现此类功能的电路均比较复杂，此专利技术为寻找原理、结构均较简单的电路而完成的。
附图说明
[0011]图1：本专利技术的整体结构示意图；
[0012]图2：本专利技术的由反相器控制的信号选择电路图；
[0013]图3：本专利技术的电路示意图；
[0014]图4：本专利技术的缓冲放大器电路图；
[0015]图5：本专利技术提出的缓冲放大器在无信号选择电路下的输入输出与失真
[0016]图6：本专利技术提出的缓冲放大器在有信号选择电路下的输入输出与失真
[0017]图中：101、轨对轨输入级，102、信号选择电路，103、输出级，104、数据传输线，105、信号传输线，201、反相器。
具体实施方式
[0018]本专利技术的实施方法如下，在图1所示的整体结构示意图中，按照轨对轨输入级101、输出级103的结构搭建运算放大器电路；将输入级由N差分对产生的输出连接至信号传输线105，直接连接至输出级；P差分对产生的输出连接至信号传输线104接入信号选择电路102，信号选择电路102的输出连接到输出级103；信号选择电路102按照如图2所示电路搭建，并且应位于轨对轨输入级101和输出级103之间，起到信号选通的作用。下面结合实例以及仿真测试结果做进一步详细说明和描述。
[0019]实施例1
[0020]基于SMIC130nm工艺设计一款缓冲放大器，该缓冲板放大器整体结构包括偏置电路，轨对轨输入级，由反向器控制的信号选择电路，输出级；在SMIC130nm工艺下，电源电压3.3V，输出摆幅2.5V，静态电流10.7uA，误差在摆幅范围内均小于10mV，且可负载500pF+5KΩ大负载。
[0021]缓冲放大器整体结构如图1所示，具体电路图如图3所示。
[0022]一、连接方式
[0023]在图3所示的本专利技术的电路示意图中，vdd、vss分别为正电源与接地负电源，输入信号为in+、in
‑
，输出信号为out，其中M0、M1、M2、M8、M9、M
12
、M
14
、M
15
、M
16
、M
17
、M
18
、M
19
、M
20
为NMOS晶体管；M3、M4、M5、M6、M7、M
10
、M
11
、M
13
为PMOS晶体管；其中M3、M4、M5、M
10
、M
13
的源端与M
16
的漏端均与vdd相连，M0、M8、M9、M
12
、M
14
、M
17
、M
18
的源端均与vss相连；除M
11
、M
16
、M
19
、M
20
外，其余所有NMOS管的衬底与vss相连，PMOS管的衬底与vdd相连；M
13
、M
14
、M
15
构成了本专利技术的由反相器控制的信号选择电路，其中M
13
、M
14
构成反相器，M
15
为开关MOS管，如图2所示。
[0024]M0的栅端连接至M
12
的栅端与漏端和M5的栅端，M0的漏端连接至M1和M2的源端；M1的栅端与in+相连，M1的源端连接至M0的漏端和M2源端，M1的漏端连接至M4的栅端与漏端和M3的栅端；M2的栅端与in
‑
相连，M2的源端连接至M0的漏端和M1的源端，M2的漏端连接至M3、M
15
、M
19
的漏端和M
16
、M
17
、M
18
、M...

【技术保护点】

【技术特征摘要】
1.一种由反相器控制的轨对轨输入缓冲放大器，其特征在于：包括了轨对轨输入级(101)，由反向器控制的信号选择电路(102)，输出级(103)，信号传输线(104)，信号传输线(105)；轨对轨输入级(101)通过信号传输线(105)将由N差分对产生的信号直接输出至输出级(103)；轨对轨输入级(101)通过信号传输线(104)将由P差分对产生的信号输出至由反向器控制的信号选择电路(102)，由反向器控制的信号选择电路(102)对信号进行选通后输出至输出级(103)；由反相器控制的信号选择电路(102)位于轨对轨输入级(101)和源跟随器输出级(103)之间，起信号选通作用。2.根据权利要求1所述的一种由反相器控制的轨对轨输入缓冲放大器，其特征在于：使用反相器用于在模拟集成电路设计中控制开关MOS管，由反相器控制的信号选择电路(102)中的反相器电路，其输入信号为整体运放的输入信号，其输出信号为与整体运放输入信号反向的、摆幅为电源电压的信号，用于驱动开关MOS管，对来自输入级的信号进行选通。3.根据权利要求1所述的一种由反相器控制的轨对轨输入缓冲放大器，其特征在于：在缓冲放大器电路中，vdd、vss分别为正电源与接地负电源，输入信号为in+、in
‑
，输出信号为out，其中M0、M1、M2、M8、M9、M
12
、M
14
、M
15
、M
16
、M
17
、M
18
、M
19
、M
20
为NMOS晶体管；M3、M4、M5、M6、M7、M
10
、M
11
、M
13
为PMOS晶体管；其中M3、M4、M5、M
10
、M
13
的源端与M
16
的漏端均与vdd相连，M0、M8、M9、M
12
、M
14
、M
17
、M
18
的源端均与vss相连；除M
11
、M
16
、M
19
、M
20
外，其余所有NMOS管的衬底与vss相连，PMOS管的衬底与vdd相连；其中M
13
、M
14
、M
15
构成了由反相器控制的信号选择电路，其中M
13
、M
14
构成反相器，M
15
为开关MOS管；M0的栅端连接至M
12
的栅端与漏端和M5的栅端，M0的漏端连接至M1和M2的源端；M1的栅端与in+相连，M1的源端连接至M0的漏端和M2源端，M1的漏端连接至M4的栅端与漏端和M3的栅端；M2的栅端与in
‑
相连，M2的源端连接至M0的漏端和M1的源端，M2的漏端连接至M3、M
15
、M
19
的漏端和M
16
、M
17
、M
18
、M
19
的栅端；M3的栅端连接至M4的栅端与漏端和M1的漏端，M3的漏端连接至M2、M
15
、M
19
的漏端和M
16
、M
17
、M
18
、M
19
的栅端；M4的栅端与漏端相连，连接至M3的栅端和M1的漏端；M5的栅端连接至M
12
的栅端与漏端和M0的栅端，M5的漏端连接至M6、M7的源端；M6的栅端与in+相连，M6的源端连接至M5的漏端和M7的源端，M6的漏端连接至M8的栅端与漏端和M9的栅端；M7的栅端与in
‑
相连，M7的源端连接至M5的漏端和M6的源端，M7的漏端连...

【专利技术属性】
技术研发人员：张小玲，杜延钧，张逸冉，谢雪松，
申请(专利权)人：北京工业大学，
类型：发明
国别省市：