封装结构及封装结构的封装方法技术

本公开实施例提供一种封装结构及封装结构的封装方法，封装结构包括：基板，基板具有相对的第一面和第二面，第一面上具有第一焊盘；叠层结构，位于第一面上，叠层结构包括朝向远离基板方向堆叠设置且相间隔的多个芯片，芯片具有相对的第三面和第四面，第三面背离基板，第三面具有第二焊盘，芯片的边缘区域具有缺口，缺口由第三面所处平面延伸至芯片中；保护膜，保护膜位于缺口中；导线，导线的一端与第二焊盘相接触，导线的另一端与第一焊盘相接触，导线邻近芯片的部分还与保护膜固定接触。本公开实施例至少有利于降低封装结构出现漏电或短路的可能性。短路的可能性。短路的可能性。

【技术实现步骤摘要】
封装结构及封装结构的封装方法


[0001]本公开实施例涉及封装领域，特别涉及一种封装结构及封装结构的封装方法。

技术介绍

[0002]随着电子装置设备的集成度越来越高，半导体封装领域提出了堆叠式半导体封装技术(Package on Package，PoP)和晶片堆叠封装技术(Stacked Die Package)。此类封装是多个封装体或者裸芯片在高度方向上予以重叠达到减小封装体占用面积的目的。目前采用的芯片堆叠方式包括引线键合(Wire Bond，WB)，引线键合包括使用细金属线，利用热、压力、超声波能量为使金属引线与芯片焊盘、基板焊盘紧密焊合，实现芯片与基板间的电气互连和芯片间的信息互通。然而，随着堆叠的芯片数量的增加，且封装体的总厚度并不能同比例增加，会压缩预留给引线进行键合的空间，从而可能会出现漏电或者短路等问题。
[0003]因此，亟需对半导体封装技术进行改进。

技术实现思路

[0004]本公开实施例提供一种封装结构及封装结构的封装方法，至少有利于降低封装结构出现漏电或短路的可能性。
[0005]根据本公开一些实施例，本公开实施例一方面提供一种封装结构，包括：基板，所述基板具有相对的第一面和第二面，所述第一面上具有第一焊盘；叠层结构，位于所述第一面上，所述叠层结构包括朝向远离所述基板方向堆叠设置且相间隔的多个芯片，所述芯片具有相对的第三面和第四面，所述第三面背离所述基板，所述第三面具有第二焊盘，所述芯片的边缘区域具有缺口，所述缺口由所述第三面所处平面延伸至所述芯片中；保护膜，所述保护膜位于所述缺口中；导线，所述导线的一端与所述第二焊盘相接触，所述导线的另一端与所述第一焊盘相接触，所述导线邻近所述芯片的部分还与所述保护膜固定接触。
[0006]在一些实施例中，所述导线邻近所述芯片的部分位于所述保护膜内。
[0007]在一些实施例中，所述保护膜的顶面不高于所述第三面。
[0008]在一些实施例中，所述保护膜还覆盖所述第三面，且所述第三面上的所述保护膜的厚度小于所述缺口中的所述保护膜的厚度。
[0009]在一些实施例中，所述缺口的内壁面为斜切面，或者，所述缺口的内壁面由与所述第三面连接的侧面和与所述侧面连接的底面构成，所述侧面与所述底面之间的角度大于或等于90
°
。
[0010]根据本公开一些实施例，本公开实施例另一方面还提供一种封装结构的封装方法，包括：提供晶圆，所述晶圆包括多个芯片区以及位于相邻所述芯片区之间的划片道区域，所述划片道区域沿预设方向延伸，所述晶圆具有相对的第三面和第四面，所述第三面上形成有第二焊盘；沿所述划片道区域对所述晶圆进行第一次开槽，以形成第一沟槽，所述第一沟槽深度小于所述晶圆的厚度，所述第一沟槽侧壁与所述第三面相连；沿所述划片道区域对所述晶圆进行第二次开槽，以形成与所述第一沟槽相连通的第二沟槽，并分割所述晶
圆的多个所述芯片区为多个芯片，且所述芯片的边缘区域具有由所述第一沟槽和所述第二沟槽构成的缺口，所述缺口连接所述第三面；在所述缺口中填充保护膜，并形成导线，所述导线的一端与所述第二焊盘相固定，且所述导线邻近所述芯片的部分与所述保护膜固定接触；提供基板，所述基板具有相对的第一面和第二面，所述第一面上具有第一焊盘；将多个所述芯片堆叠于所述第一面上，且所述芯片的所述第四面朝向所述基板，多个所述芯片间隔设置并构成叠层结构；进行引线键合工艺，将所述导线另一端固定于所述第一焊盘上。
[0011]在一些实施例中，在所述缺口中填充所述保护膜，并形成所述导线的步骤包括：先形成所述导线，并将所述导线的一端固定于所述第二焊盘上；在形成所述导线之后，形成所述保护膜。
[0012]在一些实施例中，形成所述保护膜的步骤包括：在形成所述第二沟槽之前，形成初始保护膜，所述初始保护膜填充满所述第一沟槽，且覆盖与所述第一沟槽侧壁相连的所述晶圆表面；对所述初始保护膜进行预固化处理；在形成所述第二沟槽步骤中，去除所述第二沟槽正对位置的所述初始保护膜，位于所述缺口内的剩余的所述初始保护膜作为所述保护膜。
[0013]在一些实施例中，在形成所述初始保护膜之前，还包括：形成保护层，所述保护层覆盖所述第二焊盘。
[0014]在一些实施例中，所述进行引线键合工艺步骤中，还对所述保护膜进行再固化处理，以使所述导线邻近所述芯片部分位于所述保护膜内且提高所述保护膜的固化率。
[0015]本公开实施例提供的技术方案至少具有以下优点：
[0016]本公开实施例提供的封装结构，在芯片的边缘区域设置有缺口，在缺口内填充有保护膜，保护膜与导线邻近芯片的部分固定接触，能够降低导线与相邻芯片接触的可能性，以降低由于导线与相邻芯片接触导致的漏电或者短路发生的可能性，且保护膜可以固定导线的走向，以提高各导线位置、形态及走向的一致性，从而提高导线在对封装结构进行塑封处理时的整体的抗冲击能力，以抗击塑封处理过程中采用的具有流动性的塑封材料带来的冲击，提高封装结构的可靠性。
附图说明
[0017]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为本公开一实施例提供的一种封装结构的结构示意图；
[0019]图2为本公开一实施例提供的另一种封装结构的结构示意图；
[0020]图3为本公开一实施例提供的又一种封装结构的结构示意图
[0021]图4为本公开另一实施例提供的一种封装结构的封装方法对应的流程图；
[0022]图5为本公开另一实施例提供的一种晶圆的俯视图；
[0023]图6至图15为本公开另一实施例提供的一种封装结构的封装方法各步骤对应的结构示意图。
Processing Unit)芯片、图形处理单元(GPU，GraphicsProcessing Unit)芯片或应用处理器(AP，Application Processor)芯片。在一些实施例中，芯片102还可以为存储芯片，存储芯片包括易失性存储器半导体芯片，易失性存储器半导体芯片可以为动态随机存取存储器(DRAM，Dynamic Random Access Memory)或静态随机存取存储器(SRAM，Static Random
‑
Access Memory)，非易失性存储器半导体芯片可以为相变随机存取存储器(PRAM，Phase
‑
Change Random
‑
Access Memory)、磁阻式随机存取存储器(MRAM，MagnetoresistiveRandom Access Memory)、铁电随机存取存储器(FeRAM，F本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构，其特征在于，包括：基板，所述基板具有相对的第一面和第二面，所述第一面上具有第一焊盘；叠层结构，位于所述第一面上，所述叠层结构包括朝向远离所述基板方向堆叠设置且相间隔的多个芯片，所述芯片具有相对的第三面和第四面，所述第三面背离所述基板，所述第三面具有第二焊盘，所述芯片的边缘区域具有缺口，所述缺口由所述第三面所处平面延伸至所述芯片中；保护膜，所述保护膜位于所述缺口中；导线，所述导线的一端与所述第二焊盘相接触，所述导线的另一端与所述第一焊盘相接触，所述导线邻近所述芯片的部分还与所述保护膜固定接触。2.根据权利要求1所述的封装结构，其特征在于，所述导线邻近所述芯片的部分位于所述保护膜内。3.根据权利要求1所述的封装结构，其特征在于，所述保护膜的顶面不高于所述第三面。4.根据权利要求1所述的封装结构，其特征在于，所述保护膜还覆盖所述第三面，且所述第三面上的所述保护膜的厚度小于所述缺口中的所述保护膜的厚度。5.根据权利要求1所述的封装结构，其特征在于，所述缺口的内壁面为斜切面，或者，所述缺口的内壁面由与所述第三面连接的侧面和与所述侧面连接的底面构成，所述侧面与所述底面之间的角度大于或等于90
°
。6.一种封装结构的封装方法，其特征在于，包括：提供晶圆，所述晶圆包括多个芯片区以及位于相邻所述芯片区之间的划片道区域，所述划片道区域沿预设方向延伸，所述晶圆具有相对的第三面和第四面，所述第三面上形成有第二焊盘；沿所述划片道区域对所述晶圆进行第一次开槽，以形成第一沟槽，所述第一沟槽深度小于所述晶圆的厚度，所述第一沟槽侧壁与所述第三面相连；沿所述划片道区域对所述晶圆进行第二次开槽...

【专利技术属性】
技术研发人员：庄凌艺，刘莹，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：