【技术实现步骤摘要】
时钟调整电路和使用该时钟调整电路的高速光电收发芯片
[0001]本公开涉及时钟电路,具体而言,涉及一种时钟调整电路和使用该时钟调整电路的高速光电收发芯片。
技术介绍
[0002]随着超大规模数据中心的迅速发展,对高速SerDes芯片电路的速度要求越来越高。时钟数据恢复电路(Clock and DataRecovery Circuit, CDR )是高速SerDes芯片的关键电路,其工作速度和恢复数据时钟的能力决定整个SerDes芯片的性能。目前,SerDes芯片的时钟调整电路主要通过本地时钟产生芯片(例如DDS芯片)产生目标时钟,利用控制算法不断调整其输出的时钟频率,使得其能够跟随高速的参考时钟。为了调整DDS芯片的输出,通常是将时钟速率信息转换成数据量信息,通过对数据量信息的处理得到时钟调整信息。这种方法虽然简单,但其至少存在以下问题。首先,该方法不适用高速业务场景,例如112G业务速率;其次,本地的高速参考时钟的频率会随着时间和温度的变化波动较大,导致DDS输出的时钟频率抖动更大;再者,当业务速率变化时,DDS产生的时钟跟随时间非常长,会导致业务中断的问题。
技术实现思路
[0003]本公开提供一种时钟调整电路和使用该时钟调整电路的高速光电收发芯片,以解决上述一个或多个技术问题。
[0004]根据本公开的第一方面的实施例提供了一种时钟调整电路,其包括:振荡器模块,其接收控制信号,并且根据控制信号产生时钟振荡信号;相位检测模块,检测时钟振荡信号或者经分频的时钟振荡信号与参考时钟信号之间的相位 ...
【技术保护点】
【技术特征摘要】
1.一种时钟调整电路,其特征在于包括:振荡器模块,其接收控制信号,并且根据控制信号产生时钟振荡信号;相位检测模块,检测时钟振荡信号或者经分频的时钟振荡信号与参考时钟信号之间的相位差,并且生成时钟误差信号;第一单元,包括大数判决模块、积分电路和delta
‑
sigma电路,所述第一单元根据时钟误差信号输出第一调节信号,该第一调节信号包括方向调节值和步长调节值;第二单元,包括自适应算法模块和第一滤波器模块,所述第二单元根据时钟误差信号输出第二调节信号,该第二调节信号包括方向调节值和步长调节值,其中自适应算法模块根据时钟误差信号向第一滤波器模块输出调节系数,第一滤波器模块接收滤波器输入信号,并基于调节系数对滤波器输入信号进行缩放调节,该滤波器输入信号根据时钟误差信号与预设基准值之间的偏差得到;第二滤波器模块,用于基于所述第一调节信号和所述第二调节信号向所述振荡器模块输出所述控制信号。2.根据权利要求1所述的时钟调整电路,其特征在于所述delta
‑
sigma电路包括第一反馈回路,第一反馈回路包括第一减法器、第一量化器、第一截断器、第一移位电路、第二减法器和第一延迟电路,第一减法器用于得到所述积分电路输出的积分信号与第一延迟电路输出的第一反馈回路的反馈值之间的差,作为第一量化器的输入信号;第一量化器将该输入信号进行量化运算,输出第一量化结果信号;第一截断器对第一量化结果信号从高位截取预设位数,输出第一量化最终输出值;第一移位电路将第一量化最终输出值向高位移位,得到与第一量化器的输入信号的位数相同的数值;第二减法器用于得到第一量化器的输入信号与移位之后的第一量化最终输出值之间的差,作为第一误差信号;第一延迟电路用于得到第一反馈回路的反馈值,其为上一时刻计算的第一误差信号。3.根据权利要求2所述的时钟调整电路,其特征在于所述delta
‑
sigma电路还包括第二反馈回路,第二反馈回路包括第三减法器、第二量化器、第二截断器、第二移位电路、第四减法器、第二延迟电路,其中第三减法器用于得到所述第一误差信号与第二延迟电路输出的第二反馈回路的反馈值之间的差,作为第二量化器的输入信号;第二量化器将该输入信号进行量化运算,输出第二量化结果信号;第二截断器对第二量化结果信号从高位截取预设位数,输出第二量化最终输出值;第二移位电路将第二量化最终输出值向高位移位,得到与第二量化器的输入信号的位数相同的数值;第四减法器用于得到第二量化器的输入信号与移位之后的第二量化最终输出值之间的差,作为第二误差信号;第二延迟电路用于得到第二反馈回路的反馈值,其为上一时刻计算的第二误差信号。4.根据权利要求3所述的时钟调整电路,其特征在于所述delta
‑
sigma电路还包括差异量调整电路和第二加法器,差异量调整电路计算第二量化最终输出值与上一时刻的第二量
化最终输出值之差,并将其输出到第二加法器,第二加法器将第二量化最终输出值与上一时刻的第二量化最终输出值之差和第一量化...
【专利技术属性】
技术研发人员:王浩,
申请(专利权)人:芯潮流珠海科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。