本发明专利技术公开了噪声输出技术领域内的一种噪声源输出基带板卡及装置。该基带板卡，包括：基带处理单元，设置有P、L、S、C波段的噪声源通道，基带处理单元通过四个噪声源通道分别输出对应波段的数字信号，数字信号为宽带噪声、窄带噪声、扫频噪声、梳状谱或连续波；若干DAC电路，与基带处理单元连接并用以将基带处理单元输出的数字信号转换为模拟信号；若干信号调理电路，与DAC电路连接并用以对DAC电路输出的模拟信号进行放大和滤波处理。该噪声源输出基带板卡能通过软件参数配置实现P、L、S、C共4个波段噪声源，支持宽带噪声、窄带噪声、扫频噪声、梳状谱、连续波模式，具有较好的灵活性、功能性。性。性。
【技术实现步骤摘要】
一种噪声源输出基带板卡及装置
[0001]本专利技术涉及噪声输出
，特别涉及一种噪声源输出基带板卡及装置。
技术介绍
[0002]随着某些应用场景的需求，如验证通信系统在压制干扰下误码率性能、验证雷达在复杂电磁环境中的抗干扰性能等，噪声源输出装置在测试系统中成为必不可少的一部分。
[0003]而目前的噪声源输出装置功能单一，不够灵活，越发难以为测试系统提供接近实战的电磁干扰环境，影响对评估装备的抗干扰性能检验效果，无法满足测试要求。
技术实现思路
[0004]本申请通过提供一种噪声源输出基带板卡及装置，解决了现有技术中噪声源输出装置功能单一，不够灵活的问题，有效提升了噪声源输出装置的灵活性和功能性。
[0005]本申请实施例提供了一种噪声源输出基带板卡，包括：一基带处理单元，所述基带处理单元设置有P、L、S、C波段的噪声源通道，所述基带处理单元通过四个所述噪声源通道分别输出对应波段的数字信号，所述数字信号为宽带噪声、窄带噪声、扫频噪声、梳状谱或连续波；若干DAC电路，所述DAC电路与所述基带处理单元连接并用以将所述基带处理单元输出的所述数字信号转换为模拟信号；若干信号调理电路，所述信号调理电路与所述DAC电路连接并用以对所述DAC电路输出的模拟信号进行放大和滤波处理。
[0006]在上述实施例基础上，本申请可进一步改进，具体如下：在本申请其中一个实施例中，所述基带处理单元包括控制接口解析逻辑单元、噪声源生成逻辑单元、DAC接口单元，所述控制接口解析逻辑单元用以实现对并行输入接口协议的解析，输出所述噪声源生成逻辑单元的控制参数以及所述DAC接口单元的控制参数，所述噪声源生成逻辑单元包括L波段、S波段、C波段、P波段数据流模块，所述数据流模块用以输出对应波段的数字信号，所述DAC接口单元对应所述数据流模块设置有若干控制接口，所述DAC接口单元用以将所述数据流及控制接口输出的数字信号传输至所述DAC电路。
[0007]在本申请其中一个实施例中，所述DAC电路的数据接口为J204B、控制接口为SPI。
[0008]在本申请其中一个实施例中，所述信号调理电路依次包括差分
‑
单端变换模块、增益放大模块、带通滤波模块。
[0009]在本申请其中一个实施例中，所述噪声源输出基带板卡还包括电源电路，所述电源电路包括若干DC
‑
DC电源变换器和LDO。电源电路用以为装置内各芯片或电路提供不同质量等级的电源。
[0010]在本申请其中一个实施例中，所述噪声源输出基带板卡还包括存储电路，所述存储电路与所述基带处理单元连接。
[0011]在本申请其中一个实施例中，所述基带处理单元为FPGA噪声源生成芯片。
[0012]本申请实施例还提供一种噪声源输出装置，包括上述噪声源输出基带板卡和机壳，所述噪声源输出基带板卡设置于所述机壳内。
[0013]在本申请其中一个实施例中，所述机壳设置有四个射频信号输出接口、一个数据接口和一个电源接口，所述射频信号输出接口与各频段的信号调理电路连通，并用以输出射频信号，所述数据接口与所述基带处理单元连接用以连接外部器件。
[0014]本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：1.该噪声源输出基带板卡能通过软件参数配置实现P、L、S、C共4个波段噪声源，支持宽带噪声、窄带噪声、扫频噪声、梳状谱、连续波模式，具有较好的灵活性、功能性和可扩展性；2.该噪声源输出基带板卡内部集成有大容量的存储电路，便于进行波形的灵活产生及存储；3.该噪声源输出装置体积小，外部接口简洁，环境适应能力强，方便用户进行集成应用；4.该噪声源输出装置具有数据接口供程序下载，可以方便进行其他功能的扩展。
附图说明
[0015]为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
[0016]图1为本专利技术一种噪声源输出基带板卡的结构框图；图2为基带处理单元的结构框图；图3为信号调理电路的结构框图。
[0017]图4为本专利技术一种噪声源输出装置的内部结构示意图；图5为本专利技术一种噪声源输出装置的外部结构示意图。
[0018]其中，1.噪声源输出基带板卡、2.机壳、3.射频信号输出接口、4.数据接口、5.电源接口。
具体实施方式
[0019]下面结合具体实施方式，进一步阐明本专利技术，应理解这些实施方式仅用于说明本专利技术而不用于限制本专利技术的范围，在阅读了本专利技术之后，本领域技术人员对本专利技术的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
[0020]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
[0021]在本专利技术的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。
[0022]在本专利技术的描述中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本专利技术描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
[0023]本申请实施例通过提供一种噪声源输出基带板卡及装置，解决了现有技术中噪声源输出装置功能单一，不够灵活的问题，有效提升了噪声源输出装置的灵活性和功能性。
[0024]本申请实施例中的技术方案为解决上述问题，总体思路如下：实施例1：如图1所示，一种噪声源输出基带板卡，包括：一个FPGA噪声源生成芯片、两个具有双通道的DAC电路、四个信号调理电路、一DDR4存储电路和电源电路。
[0025]FPGA噪声源生成芯片为基带处理单元，设置有P、L、S、C波段的噪声源通道，FPGA噪声源生成芯片接收指令，根据指令产生对应样式的干扰数据流，再通过四个噪声源通道分别输出对应波段的数字信号给DAC芯片，数字信号为宽带噪声、窄带噪声、扫频、扫频噪声、梳状谱或连续波。具体的，FPGA噪声源生成芯片内部软件架构如图2所示，包括控制接口解析逻辑单元、噪声源生成逻辑单元、DAC接口单元。
[0026]其中，控制接口解析逻辑单元用以实现对并行输入接口协议的解析，输出FPGA内部的噪声源生成逻辑单元的控制参数以及DAC接口单元的控制参数，噪声源生成逻辑单元的控制参数包括NCO频率字、带宽频率控制字、干扰方式、扫频频率字等，DAC的控制本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种噪声源输出基带板卡，其特征在于，包括：一基带处理单元，所述基带处理单元设置有P、L、S、C波段的噪声源通道，所述基带处理单元通过四个所述噪声源通道分别输出对应波段的数字信号，所述数字信号为宽带噪声、窄带噪声、扫频噪声、梳状谱或连续波；若干DAC电路，所述DAC电路与所述基带处理单元连接并用以将所述基带处理单元输出的所述数字信号转换为模拟信号；若干信号调理电路，所述信号调理电路与所述DAC电路连接并用以对所述DAC电路输出的模拟信号进行放大和滤波处理。2.根据权利要求1所述的噪声源输出基带板卡，其特征在于：所述基带处理单元包括控制接口解析逻辑单元、噪声源生成逻辑单元、DAC接口单元，所述控制接口解析逻辑单元用以实现对并行输入接口协议的解析，输出所述噪声源生成逻辑单元的控制参数以及所述DAC接口单元的控制参数，所述噪声源生成逻辑单元包括L波段、S波段、C波段、P波段数据流模块，所述数据流模块用以输出对应波段的数字信号，所述DAC接口单元对应所述数据流模块设置有若干控制接口，所述DAC接口单元用以将所述数据流及控制接口输出的数字信号传输至所述DAC电路。3.根据权利要求1所述的噪声源输...
【专利技术属性】
技术研发人员：汤湘伟，夏继钢，王全胜，闫双山，石洋，金小青，雷敏，丁锐，经林，
申请(专利权)人：中电科技扬州宝军电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。