半导体存储器的制备方法技术

本公开提供一种半导体存储器的制备方法。该制备方法包括形成一数据存储元件；形成一接触元件，电性连接到该数据存储元件；以及形成一数据处理元件在该数据存储元件上并电性连接到该接触元件。接到该接触元件。接到该接触元件。

【技术实现步骤摘要】
半导体存储器的制备方法
[0001]交叉引用
[0002]本申请案主张美国第17/684,526及17/684,650号专利申请案的优先权(即优先权日为“2022年3月2日”)，其内容以全文引用的方式并入本文中。


[0003]本公开关于一种半导体存储器的制备方法。特别涉及一种半导体存储器的制备方法，该半导体存储器在一数据存储元件与一数据处理元件之间具有一接触元件。

技术介绍

[0004]电脑处理单元(computer processing unit，CPU)以及图形处理单元(graphics processing unit，GPU)或其他类型的处理单元变得更快且更强大，对于在这些计算单元与该半导体存储器之间必须传输多快以及多少数据的要求则变得越来越严格。一些要求则聚焦在增加芯片外带宽(off
‑
chip bandwidth)。然而，不断缩小的该等处理单元的功率限制(power constraint)则限制了其发展。
[0005]上文“的“现有技术”说明仅提供
技术介绍
，并未承认上文“的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文“的“现有技术”的任何说明均不应作为本公开的任一部分。

技术实现思路

[0006]本公开的一实施例提供一种半导体存储器。该半导体存储器包括一数据存储元件、一数据处理元件以及一接触元件。该数据处理元件设置在该数据存储元件上。该接触元件设置在该数据存储元件与该数据处理元件之间。该接触元件将该数据存储元件与该数据处理元件电性连接。
[0007]本公开的一实施例提供一种半导体存储器的制备方法，包括形成一数据存储元件；形成一接触元件以电性连接到该数据存储元件；以及形成一数据处理元件在该数据存储元件上且电性连接到该接触元件。
[0008]本公开的该半导体存储器包括该数据存储元件以及该数据处理元件，该数据处理元件设置在该数据存储元件上且经由该接触元件而电性连接到该数据存储元件。在多个信号通过该数据存储元件而被接收之前，该数据处理元件可接收或传送来自一外部电路(例如一半导体存储器控制器或是一主机元件)的多个命令信号、多个位址信号或是多个数据信号。该数据存储元件可将该等数据信号传送到该数据处理元件，以响应该等命令。该数据处理元件可经配置以处理经由例如多工(multiplexing)或其他功能且来自该数据存储元件的该等数据信号，且在该半导体存储器(或是该数据存储元件)与该外部元件之间提供较高的处理带宽。因此，在不牺牲低功率效能的情况下增加了带宽。
[0009]上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本
公开所属
中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属
中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
[0010]通过参考详细描述以及权利要求而可以获得对本公开更完整的理解。本公开还应理解为与附图的元件编号相关联，而附图的元件编号在整个描述中代表类似的元件。
[0011]图1是方框示意图，例示本公开一些实施例的半导体存储器以及半导体存储器控制器。
[0012]图2是剖视示意图，例示本公开一些实施例整合在半导体封装中的半导体存储器。
[0013]图3是放大顶视示意图，例示本公开一些实施例被在图2中的方框A所包围的一区域。
[0014]图4是放大剖视示意图，例示本公开一些实施例沿着在图3中的剖线B
‑
B'的一区域。
[0015]图5是剖视示意图，例示本公开一些实施例的半导体存储器的制备方法的一或多个阶段。
[0016]图6是剖视示意图，例示本公开一些实施例的半导体存储器的制备方法的一或多个阶段。
[0017]图7是剖视示意图，例示本公开一些实施例的半导体存储器的制备方法的一或多个阶段。
[0018]图8是剖视示意图，例示本公开一些实施例的半导体存储器的制备方法的一或多个阶段。
[0019]图9是剖视示意图，例示本公开一些实施例的半导体存储器的制备方法的一或多个阶段。
[0020]图10是剖视示意图，例示本公开一些实施例的半导体存储器的制备方法的一或多个阶段。
[0021]图11是剖视示意图，例示本公开一些实施例的半导体存储器的制备方法的一或多个阶段。
[0022]图12是剖视示意图，例示本公开一些实施例的半导体存储器的制备方法的一或多个阶段。
[0023]图13是剖视示意图，例示本公开一些实施例的半导体存储器的制备方法的一或多个阶段。
[0024]图14是剖视示意图，例示本公开一些实施例的半导体存储器的制备方法的一或多个阶段。
[0025]图15是剖视示意图，例示本公开一些实施例的半导体存储器的制备方法的一或多个阶段。
[0026]图16是剖视示意图，例示本公开一些实施例的半导体存储器的制备方法的一或多个阶段。
[0027]图17是剖视示意图，例示本公开一些实施例的半导体存储器的制备方法的一或多
个阶段。
[0028]图18是流程示意图，例示本公开一些实施例的半导体存储器的制备方法。
[0029]附图标记说明：
[0030]1：半导体存储器
[0031]10：数据存储元件
[0032]10b1：连接元件
[0033]10b2：连接元件
[0034]10m：数据存储晶粒
[0035]10p：周围区
[0036]10s：基底
[0037]10s1：上表面
[0038]10t：硅穿孔
[0039]20：数据处理元件
[0040]20c：连接层
[0041]20c1～20c4：连接层
[0042]21：介电层
[0043]22：上栅极端子
[0044]23：上栅极介电层
[0045]24：通道区
[0046]25：漏极端子
[0047]26：源极端子
[0048]27：下栅极端子
[0049]28：下栅极介电层
[0050]30：罩盖层
[0051]40：接触元件
[0052]50：半导体存储器控制器
[0053]50b：连接元件
[0054]50t：硅穿孔
[0055]60：插入器
[0056]60b：连接元件
[0057]60w1：布线层
[0058]60w2：布线层
[0059]60w3：布线层
[0060]70：封装基底
[0061]70b：连接元件
[0062]80：电子元件
[0063]89：接触孔
[0064]90：导电材料
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器的制备方法，包括：形成一数据存储元件；形成一接触元件以电性连接到该数据存储元件；以及形成一数据处理元件在该数据存储元件上且电性连接到该接触元件。2.如权利要求1所述的制备方法，还包括形成一罩盖层在该数据存储元件上，其中该接触元件延伸经过该罩盖层。3.如权利要求2所述的制备方法，还包括形成一介电层在该罩盖层上，其中该接触元件包括一第二接触栓塞，延伸经过该介电层。4.如权利要求3所述的制备方法，还包括形成多个连接层在该介电层上，其中该多个连接层的一第一连接层与该接触元件电性连接。5.如权利要求2所述的制备方法，其中该罩盖层包括二氧化硅或蓝宝石。6.如权利要求1所述的制备方法，其中形成该数据处理元件是在小于400℃的一工艺温度下执行。7.如权利要求6所述的制备方法，其中该数据存储元件的多个特性不受形成该数据处理元件的热积存所影响。8.如权利要求5所述的制备方法，其中形成该数据处理元件包括形成一晶体管以电性连接到该数据存储元件的一位元线。9.如权利要求8所述的制备方法，其中该晶体管包括一第一栅极端子以及一第二栅极端子，该第二栅极端子设置在该罩盖层与该晶体管的该第一栅极端子之间，而形成该数据处理元件包括形成一介电层以覆盖该晶体管。10.如权利要求9所述的制备方法，还包括形成一连接层在该数据处理元件的该介电层上，以将该数据处理元件电性连接到该接触元件。11.如权利要求1所述的制备方法，其中形成该数据处理元件包括形成一IGZO通道以及一第一栅极端子，...

【专利技术属性】
技术研发人员：施江林，蔡镇宇，吕增富，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：