本申请公开一种存储器的读写测试方法和测试设备，包括：通过所述测试设备驱动预先存入所述可编程器件中的测试向量使所述可编程器件在一待测存储器芯片中执行写的模式，以提供写测试需要的提供地址和逻辑图样数据资料，其中所述可编程器件和所述待测存储器芯片分别被通信连接于一比较器的一输入端，使所述比较器实时根据待测所述待测存储器芯片的输出数据和所述可编程器件输入的数据进行比较，如果数据一致则所述比较器输出逻辑高，如果不一致就输出逻辑低，直至整个读测试完成；在进行整个测试操作中所述测试设备对所述比较器实时输出数据进行采样分析判断，其如果整个过程所述比较器实时输出数据全部为高则测试通过，如果否则测试不通过。如果否则测试不通过。如果否则测试不通过。
【技术实现步骤摘要】
一种存储器的读写测试方法和测试系统
[0001]本专利技术涉及一种测试机，尤其涉及一种存储器的读写测试方法和测试设备。
技术介绍
[0002]目前，对于半导体集成电路测试来说，各种含有存储芯片（Memory）的产品越来越多。存储芯片的测试占据巨大的需求（如：DDR测试/Flash（Embedded Flash）测试/EEPROM测试等），而当前随着技术的发展各种存储芯片（Embedded 存储芯片）的使用越来越广泛，并且各种存储芯片（Embedded 存储芯片）的存储空间越来越大，这就给存储芯片（Embedded 存储芯片）测试提供了巨大的挑战，这个挑战在Embedded 存储芯片 SOC（系统级芯片）或者Embedded 存储芯片 MCU（微控制单元）上会更明显。
[0003]如果使用有ALPG功能ATE的测试设备，可以都满足SOC的性能测试和Embedded 存储芯片两者的测试需求，但是一般有ALPG功能的ATE的测试设备测试费用比较昂贵，造成测试成本巨大地增加，且受到ALPG功能的测试设备限制，这种测试机只能对存储芯片进行测试，而无法测试除存储芯片以外芯片的其他的性能，即：Embedded 存储芯片、 SOC产品存储芯片测试ATE只能进行Embedded 存储芯片的相关测试而无法测试产品其他的性能。
[0004]因此，在使用ALPG功能的测试设备对其它芯片进行测试时，只能设计多道测试流程。可设计多道测试流程会造成测试生产周期较长，且容易出现外观物理损坏，而且一次性硬件投入太大。而如果使用普通没有ALPG功能ATE设备进行测试会遇到如下另外的问题。比如，由于存储芯片的存储空间比较大，测试时，如果对存储空间大的存储芯片进行测试，则存储芯片需要测试单个逻辑图样的深度往往都是非常大的，而且存储芯片的测试的时候需要使用大量的不同的测试向量，进而造成测试机无法存放如此大的存储芯片的测试向量。
[0005]这样一来，往往只能降低存储芯片测试的覆盖率或者设计多道测试流程，可是降低测试覆盖率有可能造成有缺陷产品流入市场，设计多道测试流程会造成测试周期较长，且容易出现外观上的物理损坏。
技术实现思路
[0006]本专利技术的一个优势在于提供一种存储器的读写测试方法和测试系统，通过所述存储器的读写测试方法能够实现在没有ALPG功能的测试系统上测试内存器。
[0007]本专利技术的一个优势在于提供一种存储器的读写测试方法和测试系统，通过所述存储器的读写测试方法测试内存器时，无需外挂仪表，维护简单。
[0008]本专利技术的另一个优势在于提供一种存储器的读写测试方法和测试系统，通过所述存储器的读写测试方法，其中通过所述存储器的读写测试方法能够维持高覆盖率的同时，还能够解决产品测试对于ATE选型上的困难。
[0009]为达到以上至少一个优势，本专利技术提供一种存储器的读写测试方法，用于测试一待测存储器芯片，所述存储器的读写测试方法包括：通过在与没有ALPG功能的至少一测试设备通信连接的至少一可编程器件中，存入
测试所需要的写模式定义、读模式定义以及对应的读算法规则和写算法规则；通过所述测试设备驱动预先存入所述可编程器件中的测试向量使所述可编程器件在一待测存储器芯片中执行写的模式，以提供写测试需要的提供地址和逻辑图样数据资料，其中所述可编程器件和所述待测存储器芯片分别被通信连接于一比较器的一输入端，其中所述比较器的输出端被通信连接于所述测试设备；通过所述测试设备驱动预先存入所述可编程器件中的测试向量使所述可编程器件在所述待测存储器芯片中执行读的模式，以提供读测试需要的提供地址和逻辑图样数据资料；在所述测试设备控制可编程器件对所述待测存储器芯片进行执行读的模式时，所述测试设备驱动测试向量使所述比较器进入工作，使所述比较器实时根据待测所述待测存储器芯片的输出数据和所述可编程器件输入的数据进行比较，如果数据一致则所述比较器输出逻辑高，如果不一致就输出逻辑低，直至整个读测试完成；在进行整个测试操作中所述测试设备对所述比较器实时输出数据进行采样分析判断，其如果整个过程所述比较器实时输出数据全部为高则测试通过，如果否则测试不通过。
[0010]根据本专利技术一实施例，所述可编程器件被实施为FPGA。
[0011]根据本专利技术一实施例，所述存储器的读写测试方法包括：通过EDA仿真工具和HD代码设计工具编写好测试需要的写模式定义、读模式定义以及对应的读算法规则和写算法规则以及需要提供可编程器件的时钟信号有关数据。
[0012]根据本专利技术一实施例，所述测试设备提供所述可编程器件的时钟信号有关的驱动和所述待测存储器芯片需要的电能。
[0013]为达到以上至少一个优势，本专利技术提供一种存储器的读写测试系统，其中所述存储器的读写测试系统包括所述测试设备、至少一可编程器件以及至少一比较器，其中所述可编程器件和所述比较器可通信地连接于所述测试设备，所述可编程器件和所述比较器以及所述测试设备能够配合执行如上任一所述存储器的读写测试方法。
附图说明
[0014]图1示出了所述存储器的读写测试方法的流程图。
[0015]图2示出了所述种存储器的读写测试系统的结构框图。
实施方式
[0016]以下描述用于揭露本专利技术以使本领域技术人员能够实现本专利技术。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本专利技术的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本专利技术的精神和范围的其他技术方案。
[0017]本领域技术人员应理解的是，在本专利技术的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述
术语不能理解为对本专利技术的限制。
[0018]可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。
[0019]参考图1和图2，依本专利技术一较佳实施例的一种存储器的读写测试方法将在以下被详细地阐述，其中所述存储器的读写测试方法包括：S1；通过在与没有ALPG功能的至少一测试设备300，如没有ALPG功能的ATE测试机通信连接的至少一可编程器件100中，存入测试所需要的写模式定义、读模式定义以及对应的读算法规则和写算法规则。
[0020]值得一提的是，所述可编程器件100可以被实施为FPGA。此外，可以通过EDA仿真工具和HD代码设计工具编写好测试需要的写模式定义、读模式定义以及对应的读算法规则和写算法规则以及需要提供可编程器件100的时钟信号有关数据。
[0021]S2；通过所述测试机驱动预先存入所述可编程器件100中的测试向本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储器的读写测试方法，用于测试一待测存储器芯片，其特征在于，所述存储器的读写测试方法包括：通过在与没有ALPG功能的至少一测试设备通信连接的至少一可编程器件中，存入测试所需要的写模式定义、读模式定义以及对应的读算法规则和写算法规则；通过所述测试设备驱动预先存入所述可编程器件中的测试向量使所述可编程器件在一待测存储器芯片中执行写的模式，以提供写测试需要的提供地址和逻辑图样数据资料，其中所述可编程器件和所述待测存储器芯片分别被通信连接于一比较器的一输入端，其中所述比较器的输出端被通信连接于所述测试设备；通过所述测试设备驱动预先存入所述可编程器件中的测试向量使所述可编程器件在所述待测存储器芯片中执行读的模式，以提供读测试需要的提供地址和逻辑图样数据资料；在所述测试设备控制可编程器件对所述待测存储器芯片进行执行读的模式时，所述测试设备驱动测试向量使所述比较器进入工作，使所述比较器实时根据待测所述待测存储器芯片的输出数据和所述可编程器件输入的数据进行比较，如果数据一致则所述比较器输出逻辑高，如果不一致就输出逻辑低，直至整个...
【专利技术属性】
技术研发人员：左上勇，袁常乐，张丽霞，高大会，王敏，
申请(专利权)人：南京伟测半导体科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。