栅极驱动电路、阵列基板、显示面板和显示设备制造技术

本公开提供了一种栅极驱动电路、阵列基板、显示面板和显示设备，其中的阵列基板包括显示区和非显示区，所述非显示区内设有至少一个移位寄存器，位于所述移位寄存器一侧的公共电压反馈线、第一公共电压线和时钟信号线，以及位于所述移位寄存器另一侧的第二公共电压线；所述非显示区还包括位于所述阵列基板的数据绑定区对侧的虚拟区，在所述虚拟区内所述公共电压反馈线和所述第一公共电压线通过第一连接机构导通，所述第一公共电压线和所述时钟信号线通过第二连接机构导通，所述移位寄存器连接在所述时钟信号线和所述第二公共电压线之间。该阵列基板能够提高显示产品的面内公共电压信号Vcom的均一性。电压信号Vcom的均一性。电压信号Vcom的均一性。

【技术实现步骤摘要】
栅极驱动电路、阵列基板、显示面板和显示设备


[0001]本申请涉及显示
，尤其涉及一种栅极驱动电路、阵列基板、显示面板和显示设备。

技术介绍

[0002]随着薄膜晶体管液晶显示器(TFT
‑
LCD)技术的不断发展，低成本、窄边框、轻薄型的产品受到了更多的关注，在此背景下阵列基板栅极驱动技术(Gate Driver on Array，简称GOA)应运而生。GOA技术是将栅极驱动电路和薄膜晶体管(TFT)阵列一同做在阵列基板上，通过移位寄存单元的级联关系实现像素的逐行开启，从而使显示器显示多彩的画面。
[0003]其中，对于中大尺寸(≥7.9英寸)的显示产品，面内(显示区)的公共电压或参考电压信号Vcom的稳定性和均一性是需要重点关注的因素。但对于采用遮挡曝光工艺制造的显示产品，原GOA区的金属走线不完整，导致Vcom回路被破坏，存在面内Vcom信号的均一性较差的问题。

技术实现思路

[0004]鉴于上述问题，本公开提供了一种栅极驱动电路、阵列基板、显示面板和显示设备，能够提高显示产品的面内公共电压Vcom信号的均一性。
[0005]第一方面，本公开通过一实施例提供如下的技术方案：
[0006]一种阵列基板，包括非显示区，所述非显示区内设有至少一个移位寄存器，位于所述移位寄存器一侧的公共电压反馈线、第一公共电压线和时钟信号线，以及位于所述移位寄存器另一侧的第二公共电压线；
[0007]所述非显示区还包括位于所述阵列基板的数据绑定区对侧的虚拟区，在所述虚拟区内所述公共电压反馈线和所述第一公共电压线通过第一连接机构导通，所述第一公共电压线和所述时钟信号线通过第二连接机构导通，所述移位寄存器连接在所述时钟信号线和所述第二公共电压线之间。
[0008]在一些实施例中，所述时钟信号线上设有断开的切割段，所述切割段包括过孔，所述过孔通过CLK走线连接所述移位寄存器，所述第二连接机构连接至所述切割段。
[0009]在一些实施例中，所述移位寄存器包括第一晶体管，所述第一晶体管的第一极通过所述CLK走线连接所述过孔，第二极连接所述第二公共电压线，所述第一极和所述第二极通过第三连接机构导通。
[0010]在一些实施例中，所述第一晶体管的控制端与上拉节点断开，所述第二极与第二晶体管断开。
[0011]在一些实施例中，所述第二极的信号输出线通过第四连接机构连接所述第二公共电压线，所述第四连接机构设置在所述信号输出线和所述第二公共电压线的交叠区域。
[0012]在一些实施例中，连接所述第二公共电压线和显示区内的薄膜晶体管的信号输出线处于断开状态。
[0013]在一些实施例中，所述时钟信号线包括并行设置的多条时钟信号子线，所述第一公共电压线与至少一条所述时钟信号子线通过所述第二连接机构导通。
[0014]第二方面，基于同一专利技术构思，本公开通过一实施例提供如下技术方案：
[0015]一种栅极驱动电路，包括设置在阵列基板的非显示区的至少一个移位寄存器，位于所述移位寄存器一侧的公共电压反馈线、第一公共电压线和时钟信号线，以及位于所述移位寄存器另一侧的第二公共电压线；
[0016]所述非显示区还包括位于所述阵列基板的数据绑定区对侧的虚拟区，在所述虚拟区内所述公共电压反馈线和所述第一公共电压线通过第一连接机构导通，所述第一公共电压线和所述时钟信号线通过第二连接机构导通，所述移位寄存器连接在所述时钟信号线和所述第二公共电压线之间。
[0017]第三方面，本公开通过一实施例提供如下的技术方案：
[0018]一种显示面板，包括第一方面实施例提供的任一种阵列基板。
[0019]第四方面，基于同一专利技术构思，本公开通过一实施例提供如下技术方案：
[0020]一种显示设备，包括第三方面实施例提供的显示面板。
[0021]通过本公开的一个或者多个技术方案，本公开具有以下有益效果或者优点：
[0022]本公开提供了一种阵列基板，通过第一连接机构和第二连接机构，在阵列基板DPO侧的虚拟区(Dummy)使公共电压反馈线(Vcom FB)、第一公共电压线(Vcom)和时钟信号线(CLK)导通，同时时钟信号线通过移位寄存器与第二公共电压线Vcom AA导通，如此能够在虚拟区内的GOA行构建出完整的Vcom补偿回路，公共电压反馈线可通过该补偿回路收集到面内的Vcom耦合信号并传递到面外的PCB板，经过电路反向补偿确定的Vcom补偿信号可通过该补偿回路传递到第二公共电压线，再通过第二公共电压线传递到显示区内的公共电压线，从而实现在阵列基板的DPO侧引入Vcom信号，避免了只在DP侧引入Vcom信号所产生的面内Vcom信号不平衡的问题，有利于提高显示产品面内Vcom信号的均一性。
[0023]上述说明仅是本公开技术方案的概述，为了能够更清楚了解本公开的技术手段，而可依照说明书的内容予以实施，并且为了让本公开的上述和其它目的、特征和优点能够更明显易懂，以下特举本公开的具体实施方式。
附图说明
[0024]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本公开的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
[0025]在附图中：
[0026]图1示出了一种65寸显示产品的走线布局示意图；
[0027]图2示出了一种58.5寸显示产品的走线布局示意图；
[0028]图3示出了根据本公开实施例的阵列基板在非显示区的走线示意图；
[0029]图4示出了根据本公开实施例的阵列基板的分区示意图；
[0030]图5示出了根据本公开实施例的公共电压反馈线、第一公共电压线和时钟信号线的连接示意图；
[0031]图6示出了根据本公开实施例的第一晶体管中的第一极和第二极导通的示意图；
[0032]图7示出了根据本公开实施例的第二极的信号输出线Gout和第二公共电压线Vcom AA在交叠区域通过第四连接机构相连的示意图；
[0033]图8示出了根据本公开实施例的栅极驱动电路的等效电路示意图；
[0034]图9示出了根据本公开实施例的显示设备示意图。
具体实施方式
[0035]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0036]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0037]除非另本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，所述阵列基板包括非显示区，所述非显示区内设有至少一个移位寄存器，位于所述移位寄存器一侧的公共电压反馈线、第一公共电压线和时钟信号线，以及位于所述移位寄存器另一侧的第二公共电压线；所述非显示区还包括位于所述阵列基板的数据绑定区对侧的虚拟区，在所述虚拟区内所述公共电压反馈线和所述第一公共电压线通过第一连接机构导通，所述第一公共电压线和所述时钟信号线通过第二连接机构导通，所述移位寄存器连接在所述时钟信号线和所述第二公共电压线之间。2.如权利要求1所述的阵列基板，其特征在于，所述时钟信号线上设有断开的切割段，所述切割段包括过孔，所述过孔通过CLK走线连接所述移位寄存器，所述第二连接机构连接至所述切割段。3.如权利要求2所述的阵列基板，其特征在于，所述移位寄存器包括第一晶体管，所述第一晶体管的第一极通过所述CLK走线连接所述过孔，第二极连接所述第二公共电压线，所述第一极和所述第二极通过第三连接机构导通。4.如权利要求3所述的阵列基板，其特征在于，所述第一晶体管的控制端与上拉节点断开，所述第二极与第二晶体管断开。5.如权利要求3所述的阵列基板，其特征在于，所述第...

【专利技术属性】
技术研发人员：高翔宇，高玉杰，谢斌，王静，程石，冯俊，杨志，付俊杰，盛子沫，荣晓娇，赵欣欣，
申请(专利权)人：武汉京东方光电科技有限公司，
类型：发明
国别省市：