本发明专利技术涉及一种HEMT器件外延结构及其制备方法，属于半导体器件技术领域。外延结构自下向上依次包括衬底、GaN底盖层、ALGaN下势垒层、GaN下沟道层、FeGaN阻隔层、GaN上沟道层、ALGaN上势垒层和PGaN顶盖层；FeGaN阻隔层上侧的GaN上沟道层、ALGaN上势垒层和PGaN顶盖层实现增强型器件功能，FeGaN阻隔层下侧的GaN底盖层、ALGaN下势垒层和GaN下沟道层实现耗尽型器件功能。本发明专利技术同时实现耗尽型与增强型器件，有效的减少了开关电路的控制端口，节省芯片数量并且减少了使用面积，降低成本。降低成本。降低成本。
【技术实现步骤摘要】
一种HEMT器件外延结构及其制备方法
[0001]本专利技术涉及一种HEMT器件外延结构及其制备方法，属于半导体器件
技术介绍
[0002]氮化镓(Gallium Nitride，GaN)作为第三代半导体材料，由于其禁带宽度大(3.4eV)、电子饱和漂移速度高、临界击穿电场高、热导率高、稳定性好、耐腐蚀和抗辐射等优异的物理特性，继第一代半导体硅(Si)、锗(Ge)和第二代半导体砷化镓(GaAs)、磷化铟(InP)之后，成为第三代半导体的主要材料体系，基于AlGaN/GaN异质结的高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)由于具有自发极化和压电极化效应，无需掺杂即可产生高密度的二维电子气，且电子受到的散射小，迁移率高，可应用于性能优异的高频、大功率的电子器件。
[0003]特别是GaN异质结构具有高密度和高迁移率的二维电子气，被誉为是研制微波功率器件的理想材料。氮化镓(GaN)基高电子迁移率晶体管是一种异质结场效应晶体管，被认为是下一代半导体器件，被广泛应用在军事、航空航天、通信技术、汽车电子和开关电源等领域，尤其在高功率和高频应用领域正受到广泛关注。在功率器件领域，良好的电学隔离性能可以减小截止漏电流，形成良好的沟道夹断性能和高击穿电压。
[0004]常见的HEMT器件主要有耗尽型(常开)和增强型(常关)两种类型。其中，耗尽型器件在0V外加偏压状态时处于导通状态，而增强型器件则是0V外加偏压时处于关闭状态。GaN HEMT主要是应用于通讯行业和电力电子行业，但它在高速数字电路和混合信号领域也有独特的优势。GaN HEMT具有出色的高温稳定性，可以大幅度降低电路在热源和温场控制方面的成本。而GaN的宽禁带特征使得它同时具备高电子饱和速度和高击穿电压，使器件可以在更高的电压之下工作，而这可以提高电路的驱动能力。因此，与传统的硅技术相比，使用GaN HEMT基的数字电路能够满足在大电流电压摆幅和在严酷环境下工作的能力，使得其在相应的领域有潜在的巨大应用。
[0005]要实现GaN HEMT基的数字电路，就必须实现高性能的氮化镓基的(耗尽型)GaN HEMT与(增强型)GaN HEMT芯片。传统的耗尽型(常开)GaN HEMT与增强型(常关)GaN HEMT都是单独的芯片，只能将耗尽型开关与反相器逻辑电路集成在一起，以此基本实现逻辑电路与开关电路的集成。为此，提出本专利技术。
技术实现思路
[0006]针对现有技术的不足，本专利技术提供一种HEMT器件外延结构，同时实现耗尽型与增强型器件，有效的减少了开关电路的控制端口，节省芯片数量并且减少了使用面积，降低成本。
[0007]本专利技术还提供上述HEMT器件外延结构的制备方法。
[0008]本专利技术的技术方案如下：
[0009]一种HEMT器件外延结构，自下向上依次包括衬底、GaN底盖层、ALGaN下势垒层、GaN
下沟道层、FeGaN阻隔层、GaN上沟道层、ALGaN上势垒层和PGaN顶盖层；
[0010]FeGaN阻隔层上侧的GaN上沟道层、ALGaN上势垒层和PGaN顶盖层实现增强型器件功能，FeGaN阻隔层下侧的GaN底盖层、ALGaN下势垒层和GaN下沟道层实现耗尽型器件功能。
[0011]根据本专利技术优选的，FeGaN阻隔层厚度为800
‑
1500nm，掺杂源为Fe，掺杂浓度为1E18
‑
8E18。
[0012]根据本专利技术进一步优选的，FeGaN阻隔层厚度为1000nm，Fe掺杂浓度为4E18。
[0013]根据本专利技术优选的，所述HEMT器件外延结构中，包括以下条件之一或多种：
[0014]GaN底盖层厚度为1
‑
10nm；
[0015]ALGaN下势垒层厚度为10
‑
30nm；
[0016]GaN下沟道层厚度为100
‑
300nm。
[0017]根据本专利技术进一步优选的，GaN底盖层厚度为5nm，ALGaN下势垒层厚度为20nm，GaN下沟道层厚度为200nm。
[0018]根据本专利技术优选的，所述HEMT器件外延结构中，包括以下条件之一或多种：
[0019]GaN上沟道层厚度为100
‑
300nm；
[0020]ALGaN上势垒层厚度为10
‑
30nm；
[0021]PGaN顶盖层厚度为60
‑
150nm，掺杂源为Mg，掺杂浓度为1E19
‑
5E19。
[0022]根据本专利技术进一步优选的，GaN上沟道层厚度为200nm，ALGaN上势垒层厚度为20nm，PGaN顶盖层厚度为100nm，Mg掺杂浓度为3E19。
[0023]上述HEMT器件外延结构的制备方法，步骤如下：
[0024](1)MOVPE系统缓慢升温至1200℃，同时降低反应室压力至100mbar，在H2环境和高温下对衬底热处理10分钟；
[0025](2)MOVPE系统升温至1250℃，反应室压力100mbar，随后通入TMGa 150sccm、NH320L，生长GaN底盖层；
[0026](3)MOVPE系统保持1250℃，反应室压力100mbar，通入TMAL 150sccm、TMGa 80sccm、NH330L，生长ALGaN下势垒层；
[0027](4)MOVPE系统保持1250℃，反应室压力升至200mbar，关闭TMAL，TMGa升至200sccm，NH330L，生长GaN下沟道层；
[0028](5)MOVPE系统降至1200℃,反应室压力升至200mbar，TMGa升至300sccm，NH320L，Fe100sccm，掺杂源为Fe，生长FeGaN阻隔层；
[0029](6)MOVPE系统升温至1250℃，反应室压力保持200mbar，关闭Fe源，TMGa降至200sccm，NH330L，生长GaN上沟道层；
[0030](7)MOVPE系统保持1250℃，反应室压力降至100mbar，通入TMAL 150sccm、TMGa降至80sccm，NH330L，生长ALGaN上势垒层；
[0031](8)MOVPE系统降至1000℃，反应室压力保持100mbar，关闭TMAL，TMGa 60sccm，NH315L，Mg800sccm，掺杂源为Mg，生长PGaN顶盖层。
[0032]本专利技术未详尽之处均为常规现有技术。
[0033]本专利技术的有益效果在于：
[0034]1、本专利技术创新的专利技术了一种外延结构，制备的外延器件功能分为上下两部分，下半部分实现耗尽型器件功能，上半部分实现增强型器件功能，中间设阻隔层，两部分互不干
扰，同时实现耗尽型与增强型器件，用于解决实现数字电路需要将两个芯片集成，增加了芯片数量和使用面积的缺点。
[0035]2、本专利技术本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种HEMT器件外延结构，其特征在于，自下向上依次包括衬底、GaN底盖层、ALGaN下势垒层、GaN下沟道层、FeGaN阻隔层、GaN上沟道层、ALGaN上势垒层和PGaN顶盖层；FeGaN阻隔层上侧的GaN上沟道层、ALGaN上势垒层和PGaN顶盖层实现增强型器件功能，FeGaN阻隔层下侧的GaN底盖层、ALGaN下势垒层和GaN下沟道层实现耗尽型器件功能。2.如权利要求1所述的HEMT器件外延结构，其特征在于，FeGaN阻隔层厚度为800
‑
1500nm，掺杂源为Fe，掺杂浓度为1E18
‑
8E18。3.如权利要求2所述的HEMT器件外延结构，其特征在于，FeGaN阻隔层厚度为1000nm，Fe掺杂浓度为4E18。4.如权利要求2所述的HEMT器件外延结构，其特征在于，所述HEMT器件外延结构中，包括以下条件之一或多种：GaN底盖层厚度为1
‑
10nm；ALGaN下势垒层厚度为10
‑
30nm；GaN下沟道层厚度为100
‑
300nm。5.如权利要求4所述的HEMT器件外延结构，其特征在于，GaN底盖层厚度为5nm，ALGaN下势垒层厚度为20nm，GaN下沟道层厚度为200nm。6.如权利要求4所述的HEMT器件外延结构，其特征在于，所述HEMT器件外延结构中，包括以下条件之一或多种：GaN上沟道层厚度为100
‑
300nm；ALGaN上势垒层厚度为10
‑
30nm；PGaN顶盖层厚度为60
‑
150nm，掺杂源为Mg，掺杂浓度为1E19
【专利技术属性】
技术研发人员：王小敏，肖成峰，秦莉，
申请(专利权)人：山东华光光电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。