一种基于ReRAM的神经网络权重映射方法技术

本发明专利技术公开了一种基于ReRAM神经网络加速器的权重映射方法，属于神经网络加速器领域，方法包括：步骤1：以ReRAM阵列的Bank作为第一映射优先级，用来放置卷积输入通道；步骤2：以ReRAM阵列的Bank

【技术实现步骤摘要】
一种基于ReRAM的神经网络权重映射方法


[0001]本专利技术涉及神经网络加速器领域，尤其涉及一种基于ReRAM神经网络加速器的权重映射方法。

技术介绍

[0002]随着数据规模的飞速增长，存算密集型的神经网络应用对硬件算力和数据存储容量的需求也相应增大。为了突破传统冯诺依曼架构中计算存储分离造成的访存带宽瓶颈，越来越多的研究开始关注高密度的存算一体计算架构，以期通过将计算和存储紧密耦合，减少由于数据在存储部件和计算部件间频繁搬运而额外增加的访存能耗和带宽需求，从而最大化硬件架构的能效比。
[0003]新兴的非易失性存储器——阻变存储器(ReRAM)利用电导值进行存储，通过欧姆定律组织乘法累加计算，形成了传统存储器不具备的原位计算功能。传统的加速对基于冯
·
诺伊曼体系结构，需要同时搬运Weight与Feature才能进行计算。而基于ReRAM的神经网络加速器将输入向量转变成电压施加在RRAM的字线(Word
‑
line)上，再将另一个权重输入预先映射为ReRAM各个单元的电导，利用位线(Bit
‑
line)上的累积电流表征为两个向量的数量积，实现原位存内处理，大大减缓数据带宽压力以提高性能。
[0004]现阶段，主流存算一体加速器常采用层次化的拓扑结构，电路被自顶而下划分成不同规模的功能模块。架构中最小粒度计算模块为ReRAM交叉阵列与算术逻辑单元，基本单元组合形成上层运算模块，上层模块间仍可以相互组合，以此类推直至架构顶层。根据模块的调度和驱动方式，现有的加速器体系可以分成两类：数据流驱动型和指令流驱动型。
[0005]数据流驱动型结构指在计算执行过程中，各功能模块的数据存取和交互均由状态机控制完成，过程无指令干涉。神经网络推理中，一旦网络的结构和权重确定，整个运算中数据的规模和执行模式也随之确定。数据流驱动型存算一体结构正是瞄准这一特性，在执行前将网络层的结构、连接关系以及权重值映射到对应的功能阵列上，通过执行时输入输出控制，即可实现网络推理过程。此类结构中，典型的加速器有ISAAC，PRIME等。
[0006]在专利CN202110406885.5中公开了基于阻变忆阻器的精简指令集存算一体神经网络协处理器，通过ReRAM阵列，在存储器中实现快速而准确的卷积运算，用于加速神经网络中存在的大量乘累加计算，减少了数据搬运带来了功耗和时间开销，节省了硬件消耗。在专利CN202111061410.3中公开了一种基于数据稀疏性的超额行激活存算一体加速器设计，构建基于行激活数据的预测机制，建模外围电路器件限制与计算并行度，以解决所述外围电路与所述计算并行度的匹配问题；构建行激活超额订阅机制，自适应地调整所述计算并行度和资源使用，以解决稀疏数据下计算阵列和所述外围电路利用率低，资源冗余的问题；针对神经网络数据稀疏性的特点，重新规划控制流和数据流，以解决利用数据稀疏性而引入的复杂电路设计的问题。但都未考虑过其采用ReRAM计算阵列中，权重映射时的优化问题。
[0007]而目前业界主流的ReRAM权重映射模式也存在问题：1.权重映射模式较固定，映射
算法普遍基于权重输入通道和输出通道的展开模式，灵活性差；2.映射算法的内在要求导致硬件结构复杂，ReRAM寻址过程需要遍历卷积计算的各维度。

技术实现思路

[0008]本专利技术的目的在于克服现有技术的不足，提出一种基于ReRAM神经网络加速器的权重映射方法。
[0009]本专利技术的目的是通过以下技术方案来实现的：一种基于ReRAM神经网络加速器的权重映射方法，包括以下步骤：步骤1：以ReRAM阵列的Bank作为第一映射优先级，用来放置卷积输入通道；步骤2：以ReRAM阵列的Bank
‑
Row方向作为第二映射优先级，在卷积核的输出通道维度上，把不同通道的卷积核摆放置不同的Bank
‑
Row位置上，直到完成所有输入和输出通道的数据映射要求；步骤3：每个权重数据按照比特位的特定顺序规则排列在计算阵列的交叉电路中。
[0010]进一步的，所述步骤3中的特定顺序包括由高到低或由低到高的顺序。
[0011]进一步的，所述步骤3中的权重数据平均的放置在不同Array中的同一Bank
‑
Row中。
[0012]进一步的，所述ReRAM阵列由多个Bank构成，并分为了多个Array组，Bank内部包括多组Bank
‑
Row，所述ReRAM阵列通过ReRAM器件对比特数据进行映射。
[0013]进一步的，每个所述ReRAM器件在进行映射时表示2个比特数据。
[0014]进一步的，所述ReRAM阵列的输出端是多级加法器树，用于对ReRAM阵列内以及ReRAM阵列间输出的部分和进行累加。
[0015]本专利技术的有益效果：(1)采用了以Bank为核心的映射方案，在阵列Bank的维度上延伸拓宽了计算并行度。
[0016](2)解决了数据流寻址复杂的问题，ReRAM寻址呈现三维形态，分别为Bank group、Bank
‑
Row、Bank col；原有算法需要遍历各个维度，本专利技术中寻址被降低到两个维度，即Bank group和Bank
‑
Row，寻址逻辑更为简单。
[0017](3)简化阵列Array规模，兼顾映射算法灵活性的同时，降低阵列加法树级数；简化了控制逻辑的复杂度，降低了控制电路的面积和功耗开销。
附图说明
[0018]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0019]图1是本专利技术的方法流程图。
[0020]图2是面向传统卷积的映射过程示意图。
[0021]图3是面向传统卷积的执行过程示意图。
具体实施方式
[0022]应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。
[0023]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0024]本专利技术面向ReRAM加速器结构，提出一种以Bank为第一优先级的神经网络权重映射算法。可知，ReRAM神经网络加速器的核心原理是基尔霍夫电压电流原理，利用ReRAM电导的性质，实现模拟域的乘累加计算。从张量形状的权重数据到交叉电路中电导这一映射关系，会直接影响计算的效率和并行性，也会改变ReRAM阵列布局和加法器电路设计，进而影响整个加速器体系结构的设计实现。
[0025]现阶段，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于ReRAM神经网络加速器的权重映射方法，其特征在于，包括以下步骤：步骤1：以ReRAM阵列的Bank作为第一映射优先级，用来放置卷积输入通道；步骤2：以ReRAM阵列的Bank
‑
Row方向作为第二映射优先级，在卷积核的输出通道维度上，把不同通道的卷积核摆放置不同的Bank
‑
Row位置上，直到完成所有输入和输出通道的数据映射要求；步骤3：每个权重数据按照比特位的特定顺序规则排列在计算阵列的交叉电路中。2.根据权利要求1所述的一种基于ReRAM神经网络加速器的权重映射方法，其特征在于，所述步骤3中的特定顺序包括由高到低或由低到高的顺序。3.根据权利要求1所述的一种基于ReRAM神经网络加速器的权重映射方法，其特征在于，所述步骤3中...

【专利技术属性】
技术研发人员：景乃峰，董光达，熊大鹏，李涛，
申请(专利权)人：苏州亿铸智能科技有限公司，
类型：发明
国别省市：