一种嵌入式容错系统及其容错方法技术方案

本发明专利技术公开了一种嵌入式容错系统及其容错方法，其方法如下：检测ＲＯＭ模块ＢＯＯＴＬＯＡＤＥＲ程序状态，切换系统总线，判断ＲＯＭ模块ＢＯＯＴＬＯＡＤＥＲ程序代码校验结果与标准ＢＯＯＴＬＯＡＤＥＲ程序代码校验结果是否相符；检测ＲＯＭ模块内核程序状态，切换系统总线，判断ＲＯＭ模块内核程序代码校验结果与标准内核程序代码校验结果是否相符；检测ＲＯＭ模块应用程序状态，设置总线切换控制字，切换系统总线，运行所需应用程序。本发明专利技术所提供的系统及其容错方法，其方法由于采用根据检测ＲＯＭ模块运行状态，根据运行状态切换系统总线的方式，保证了系统在某一ＲＯＭ模块出错情况下，系统总线切换至另一ＲＯＭ模块，使系统继续运行。

【技术实现步骤摘要】

本专利技术涉及一种嵌入式系统及其方法，尤其涉及。
技术介绍
随着信息化，智能化，网络化的发展，嵌入式系统技术获得了广阔的发展空间，应 用非常的广泛。一般的嵌入式系统如图1，其包括RAM(Random-ACCesS Memory)模块10、 CPU (Central Processing Unit) 20, VX R ROM (Read-Only Memory)牛莫双 30。)(寸些较小的嵌入系统，其RAM、ROM可以内置。在嵌入式系统中，程序代码一般存放在ROM中。 嵌入式系统在运行过程中，常常会发生程序代码被改写、出差或丢失。其原因有很多，如因 干扰而导致的误操作、静电、电源冲击、或器件疲劳等等，从而导致系统无法正常工作。因此，现有技术还有待于改进与发展。
技术实现思路
本专利技术的目的在于提供，保证嵌入式系统在一 定问题下能正常工作，并告知用户系统目前存在的问题。本专利技术的技术方案如下一种嵌入式容错系统，其包括一 RAM模块、一与该RAM模块通讯连接的CPU模块， 其中，该系统还包括多个ROM模块以及一 CPLD模块，所述CPLD模块分别与所述CPU模块及 ROM模块通讯连接，检测ROM模块的运行状态，并根据检测结果在多个ROM模块间切换系统 总线。所述的嵌入式容错系统，其中，所述CPLD模块包括一与所述CPU模块通讯连接的启动过程检测与控制模块，用于检测判断ROM模块 程序运行状态，并根据该程序运行状态设置启动过程状态字，同时对ROM模块中程序代码 校验结果与标准程序代码校验结果进行比较；一分别与所述启动过程检测与控制模块、ROM模块通讯连接的总线切换控制模块， 用于根据所述启动过程状态字切换系统总线；一分别与所述CPU模块、启动过程检测与控制模块通讯连接的启动校验结果寄存 器模块，用于存储ROM模块中程序代码校验结果；一与启动过程检测与控制模块通讯连接的校验结果寄存器模块，用于存储标准程 序代码校验结果。所述的嵌入式容错系统，其中，所述CPU模块读入启动过程状态字，并设定总线切 换控制字。所述的嵌入式容错系统，其中，所述总线切换控制模块，用于根据所述总线切换控 制字切换系统总线。所述的嵌入式容错系统，其中，CPU模块对ROM模块中的程序代码进行校验。4所述的嵌入式容错系统，其中，所述程序代码包括B00TL0ADER程序代码和内核 程序代码。所述的嵌入式容错系统，其中，所述CPLD模块还包括与所述启动过程检测与控制 模块通讯连接的时间计算器模块，用于对程序运行过程进行限时计时。所述的嵌入式容错系统，其中，所述时间计算器模块包括第一时间计算器，用于对 B00TL0ADER程序运行过程进行限时计时。所述的嵌入式容错系统，其中，所述时间计算器模块包括第二时间计算器，用于对 内核程序运行过程进行限时计时。一种嵌入式容错系统的容错方法，其包括以下步骤A、检测ROM模块中B00TL0ADER程序状态，根据检测结果切换系统总线，并比较判 断该ROM模块中B00TL0ADER程序代码校验结果与标准B00TL0ADER程序代码校验结果是否 相符；B、若两校验结果相符，则检测ROM模块中内核程序状态，根据检测结果切换系统 总线，并比较判断该ROM模块中内核程序代码校验结果与标准内核程序代码校验结果是否 相符；C、若两校验结果相符，则检测ROM模块中应用程序状态，设置总线切换控制字，并 根据该总线切换控制字切换系统总线，运行所需应用程序。所述的方法，其中，所述步骤A还包括以下步骤Al、检测ROM模块的B00TL0ADER程序运行状态，并根据该程序运行状态设置启动 过程状态字；A2、根据所述启动过程状态字，切换系统总线；A3、校验该ROM模块内的B00TL0ADER程序代码，并将该校验结果与标准 B00TL0ADER程序代码校验结果进行比较，判断确定两校验结果相符。所述的方法，其中，所述步骤A3还包括步骤判断确定两校验结果不相符，则系统 复位。所述的方法，其中，所述启动过程状态字包括以下信息R0M模块序号信息、运行 阶段信息、B00TL0ADER程序代码正确与否信息。所述的方法，其中，所述步骤A2包括以下步骤将系统总线切换至B00TL0ADER程 序代码正确的ROM模块中。所述的方法，其中，所述步骤A2还包括以下步骤当所有ROM模块的B00TL0ADER 程序代码错误，则反馈B00TL0ADER程序失效信息。所述的方法，其中，所述步骤A3还包括以下步骤对B00TL0ADER程序运行过程进 行限时计时。所述的方法，其中，所述步骤B还包括以下步骤Bi、检测ROM模块的内核程序运行状态，并根据该运行状态设置启动过程状态字；B2、根据所述启动过程状态字，切换系统总线；B3、校验该ROM模块的内核程序代码，并将该校验结果与标准内核程序代码校验 结果进行比较，判断确定两校验结果相符。所述的方法，其中，所述步骤B3中还包括步骤判断确定两校验结果不相符，则系统复位。所述的方法，其中，所述启动过程状态字包括以下信息R0M模块序号信息、运行 阶段信息、内核程序代码正确与否信息。所述的方法，其中，所述步骤B2包括以下步骤将系统总线切换至内核程序代码 正确的ROM模块中。所述的方法，其中，装置步骤B2还包括以下步骤当所有ROM模块的内核程序代码 错误，则反馈内核程序失效信息。所述的方法，其中，所述步骤B3还包括以下步骤对内核程序运行过程进行限时 计时。所述的方法，其中，所述步骤C还包括以下步骤Cl、检测ROM模块内应用程序运行状态，并设置启动过程状态字；C2、读取所述启动过程状态字，设定总线切换控制字，并将该总线切换控制字发送 于总线控制模块；C3、根据总线切换控制字切换系统总线，则运行所需应用程序。所述的方法，其中，所述步骤C3还括以下步骤判断确定应用程序执行正确，则执 行完毕后返回执行步骤Cl。所述的方法，其中，所述步骤C3还包括以下步骤判断确定应用程序执行错误，则 设置该应用程序错误标识，并返回执行步骤Cl。本专利技术所提供的，其方法由于采用根据检测 ROM模块运行状态设置启动过程状态字，并根据该启动过程状态字切换系统总线的方式，保 证了系统在某一 ROM模块运行出错的情况，系统总线切换至另一 ROM模块，使系统在该另一 ROM模块下维持正常运行。附图说明图1为现有技术的嵌入式系统结构示意图；图2为本专利技术的嵌入式容错系统结构示意图；图3为本专利技术的嵌入式容错系统中CPLD模块内部结构示意图；图4为本专利技术的ROM模块内各程序结构示意图；图5为本专利技术的ROM模块内各程序另一结构示意图；图6为本专利技术的CPLD模块调用B00TL0ADER弓丨导程序流程图；图7为本专利技术的CPLD模块调用内核程序流程图；图8为本专利技术的CPLD模块调用应用程序流程图；图9为本专利技术的容错方法的CPU模块的工作流程图；图10为本专利技术的容错方法的CPU模块另一工作流程图。具体实施例方式下面结合附图对本专利技术的各较佳实施例进行更为详细的描述。在嵌入式系统ROM模块中，B00TL0ADER引用程序代码需放置在指定的地址，为了 达到嵌入式系统的容错效果，嵌入式系统需两个或两个以上的ROM模块，并需在CPU模块和ROM模块之间，增加一个CPLD模块对多个ROM模块间进行系统总线切换。如本文档来自技高网...

【技术保护点】
一种嵌入式容错系统，其包括：一ＲＡＭ模块、一与该ＲＡＭ模块通讯连接的ＣＰＵ模块，其特征在于，该系统还包括多个ＲＯＭ模块以及一ＣＰＬＤ模块，所述ＣＰＬＤ模块分别与所述ＣＰＵ模块及ＲＯＭ模块通讯连接，检测ＲＯＭ模块的运行状态，并根据检测结果切换系统总线在多个ＲＯＭ模块间进行选择。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄剑坚，
申请(专利权)人：TCL集团股份有限公司，
类型：发明
国别省市：44[中国|广东]