一种焊线扩展卡测试装置及方法制造方法及图纸

本发明专利技术涉及扩展卡测试领域，具体公开一种焊线扩展卡测试装置及方法，包括主信号中继板和线缆治具板；线缆治具板一端与主线缆治具板连接，另一端设置有至少一种类型的扩展卡连接器，每种类型的扩展卡连接器各包含至少一个扩展卡连接器；扩展卡连接器用于与待测焊线扩展卡连接，待测焊线扩展卡与PCIE设备连接；PCIE设备的测试数据经待测焊线扩展卡传输至主线缆治具板，主线缆治具板将所接收测试数据进行调理后传输至测试终端。本发明专利技术将各种设计类型的焊线扩展板兼容起来，所有测试数据通过测试终端进行收集分析，实现一次测试多种和多个焊线扩展卡的目的，提高测试效率，降低测试成本。降低测试成本。降低测试成本。

【技术实现步骤摘要】
一种焊线扩展卡测试装置及方法


[0001]本专利技术涉及扩展卡测试领域，具体涉及一种焊线扩展卡测试装置及方法。

技术介绍

[0002]服务器的多节点、多网口，以及超大的存储容量，通常依赖于PCI
‑
E总线上的设备来实现。受限于服务器空间资源紧凑，主板的集成度越来越高，从PCI
‑
E 4.0协议标准开始，服务器已逐步取消传统的PCI
‑
E插槽（金手指插槽），转而使用更为灵活、占用主板空间更小的MCIO接口来进行PCI
‑
E总线的Input/output传输。通过桥接线缆设计建立板对板或芯片对芯片的连接，此类连接比起传统的PCB布线方法，具备更好的信号路径长度，能够较高的保持信号的完整性和性能。它在使用中，既可以直插到支持该接口的PCI
‑
E设备上，又可以通过线缆插到Riser卡上的MCIO接口，再将PCI
‑
E信号转为传统的PCI
‑
E金手指插槽，从而避开机构设计导致空间不足、不易拆装更换、需要使用传统金手指设备的问题。
[0003]区别于传统的金手指插槽的触点直连，双端都使用MCIO接口的PCI
‑
E设备设计虽然灵活方便，但仍然存在一定程度的信号损失，随着PCI
‑
E 5.0协议标准（又称gen5）的普及，PCI
‑
E设备的速率已经达到了32 GT/s。MCIO接口对连的设计遇到了速度瓶颈，其带来的信号损失已无法满足gen5的要求。所以目前发展出了一种新的Riser设计，为方便使用，主板一端仍保留MCIO接口，而线缆的另一端取消MCIO接口，将信号线直接焊在Riser卡上。这种设计叫做焊线Riser，也叫焊板线Riser。它在保持原来设计灵活度的基础上，又很好的避免了高速信号通过多个接口传输带来的损耗，使PCI
‑
E设备得以用gen5速度与主板传输。
[0004]在实际情况中，线缆生产厂商与Riser卡本身PCBA的生产厂商往往不是一个。通常是PCBA厂商将生产好的板卡打包发到线缆厂商，由线缆厂商统一进行信号线的焊接。在Riser 焊接完成以后，线缆厂商需要对其成品进行功能、高速信号传输的检测，才能确保产品的性能满足需求，避免信号不达标、开路、短路等情况。在测试作业中，线缆厂需要用搭建实际的服务器环境进行测试，在大批量的焊线Riser生产时，服务器的实机环境测试慢、一次测试数量少、成本高的缺点就被暴露出来，无法满足正常需求。且因为各种焊线Riser的需求不一致，线缆厂商就需要准备多种实机环境，对测试成本控制又产生了极大挑战。

技术实现思路

[0005]为解决上述问题，本专利技术提供一种焊线扩展卡测试装置及方法，将各种设计类型的焊线扩展板兼容起来，所有测试数据通过测试终端进行收集分析，实现一次测试多种和多个焊线扩展卡的目的，提高测试效率，降低测试成本。
[0006]第一方面，本专利技术的技术方案提供一种焊线扩展卡测试装置，包括主信号中继板和线缆治具板；线缆治具板一端与主线缆治具板连接，另一端设置有至少一种类型的扩展卡连接器，每种类型的扩展卡连接器各包含至少一个扩展卡连接器；扩展卡连接器用于与待测焊线扩展卡连接，待测焊线扩展卡与PCIE设备连接；
PCIE设备的测试数据经待测焊线扩展卡传输至主线缆治具板，主线缆治具板将所接收测试数据进行调理后传输至测试终端。
[0007]在一个可选的实施方式中，线缆治具板上设置至少一个治具板连接器，每个扩展卡连接器连接到一个治具板连接器；主信号中继板上设置有至少一个主中继板连接器，主中继板连接器与线缆治具板上的治具板连接器数量相同，且一一对应；治具板连接器与相应主中继板连接器连接。
[0008]在一个可选的实施方式中，主信号中继板上还设置有系统单晶片、上位通信接口、主PCIE接口和时钟发生器；上位通信接口、主PCIE接口分别与系统单晶片连接，主PCIE接口分别与时钟发生器、各个主中继板连接器连接；主信号中继板通过上位通信接口与测试终端连接。
[0009]在一个可选的实施方式中，该装置还包括设置在线缆治具板、主信号中继板之间的主码间干扰补偿板，主码间干扰补偿板用于消除码间干扰；主码间干扰补偿板一端设置有第一主补偿板连接器和第二主补偿板连接器，第一主补偿板连接器和第二主补偿板连接器的数量相同，且一一对应，第一主补偿板连接器与相应第二主补偿板连接器连接；第一主补偿板连接器与主信号中继板的主中继板连接器数量相同，且一一对应，第一主补偿连接器与相应主中继板连接器连接；第二主补偿板连接器与相应线缆治具板的治具板连接器连接。
[0010]在一个可选的实施方式中，该装置还包括至少一个级联信号中继板，级联信号中继板一端与线缆治具板连接，另一端与主信号中继板连接，线缆治具板所接收测试数据传输至相应级联信号中继板，级联信号中继板将测试数据经主信号中继板传输至测试终端。
[0011]在一个可选的实施方式中，级联信号中继板上设置有级联中继板连接器、级联PCIE接口和第二级联通信接口；级联中继板连接器的数量与线缆治具板上的治具板连接器数量相同，且一一对应；级联中继板连接器与相应的治具板连接器连接，同时级联信号中继板上各个级联中继板连接器与级联PCIE接口连接，级联PCIE接口与第二级联通信接口连接；主信号中继板上还设置有与系统单晶片连接的第一级联通信接口，第一级联通信接口与第二级联通信接口连接；同时主信号中继板上的时钟发生器与级联PCIE接口连接。
[0012]在一个可选的实施方式中，该装置还包括级联码间干扰补偿板，级联码间干扰补偿板与级联信号中继板的数量相同，且一一对应，级联码间干扰补偿板设置在相应线缆治具板、级联信号中继板之间，用于消除码间干扰；级联码间干扰补偿板一端设置有第一级联补偿板连接器和第二级联补偿板连接器，第一级联补偿板连接器和第二级联补偿板连接器的数量相同，且一一对应，第一级联补偿板连接器与相应第二级联补偿板连接器连接；第一级联补偿板连接器与级联信号中继板的级联中继板连接器数量相同，且一一对应，第一级联补偿连接器与相应级联中继板连接器连接；第二级联补偿板连接器与相应线缆治具板的治具板连接器连接。
[0013]在一个可选的实施方式中，该装置还包括电源板，主信号中继板上设置有主电源接口，级联信号中继板上设置有级联电源接口，电源板分别与主电源接口、级联电源接口连
接。
[0014]在一个可选的实施方式中，上位通信接口为通用串行总线接口。
[0015]第二方面，本专利技术的技术方案提供一种焊线扩展卡测试方法，由测试终端执行，包括以下步骤：接收所有测试数据；其中测试数据中包含设备标识和设备性能数据；根据设备标识映射相应待测焊线扩展卡；根据设备性能数据分析相应待测焊线扩展卡的性能。
[0016]第三方面，本专利技术的技术方案提供一种终端，包括：存储器，用于存储焊线扩展卡测试程序；处理器，用于执行所述焊线扩展卡测试程序时实现如上述任一项本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种焊线扩展卡测试装置，其特征在于，包括主信号中继板和线缆治具板；线缆治具板一端与主线缆治具板连接，另一端设置有至少一种类型的扩展卡连接器，每种类型的扩展卡连接器各包含至少一个扩展卡连接器；扩展卡连接器用于与待测焊线扩展卡连接，待测焊线扩展卡与PCIE设备连接；PCIE设备的测试数据经待测焊线扩展卡传输至主线缆治具板，主线缆治具板将所接收测试数据进行调理后传输至测试终端。2.根据权利要求1所述的焊线扩展卡测试装置，其特征在于，线缆治具板上设置至少一个治具板连接器，每个扩展卡连接器连接到一个治具板连接器；主信号中继板上设置有至少一个主中继板连接器，主中继板连接器与线缆治具板上的治具板连接器数量相同，且一一对应；治具板连接器与相应主中继板连接器连接。3.根据权利要求2所述的焊线扩展卡测试装置，其特征在于，主信号中继板上还设置有系统单晶片、上位通信接口、主PCIE接口和时钟发生器；上位通信接口、主PCIE接口分别与系统单晶片连接，主PCIE接口分别与时钟发生器、各个主中继板连接器连接；主信号中继板通过上位通信接口与测试终端连接。4.根据权利要求3所述的焊线扩展卡测试装置，其特征在于，该装置还包括设置在线缆治具板、主信号中继板之间的主码间干扰补偿板，主码间干扰补偿板用于消除码间干扰；主码间干扰补偿板一端设置有第一主补偿板连接器和第二主补偿板连接器，第一主补偿板连接器和第二主补偿板连接器的数量相同，且一一对应，第一主补偿板连接器与相应第二主补偿板连接器连接；第一主补偿板连接器与主信号中继板的主中继板连接器数量相同，且一一对应，第一主补偿连接器与相应主中继板连接器连接；第二主补偿板连接器与相应线缆治具板的治具板连接器连接。5.根据权利要求3或4所述的焊线扩展卡测试装置，其特征在于，该装置还包括至少一个级联信号中继板，级联信号中继板一端与线缆治具板连接，另一端与主信号中继板连接，线缆治具板所接收测试数据传输至相应级联信号中继板，级联信号...

【专利技术属性】
技术研发人员：崔守啟，宿传睿，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：