半导体器件结构及其制备方法技术

本发明专利技术涉及一种半导体器件结构及其制备方法，方法包括：提供衬底；于衬底上形成叠层结构，叠层结构包括由下至上依次交替排布的支撑层及牺牲层，叠层结构的顶层为支撑层；于叠层结构内形成电容孔，电容孔沿厚度方向贯穿叠层结构；于电容孔的侧壁及底部形成第一电极层，第一电极层包括位于电容孔侧壁的体电极层及位于电容孔底部的接触电极层；去除牺牲层；对体电极层进行减薄处理，以使得体电极层的厚度小于接触电极层的厚度。上述半导体器件结构及其制备方法能够优化半导体器件结构的性能。其制备方法能够优化半导体器件结构的性能。其制备方法能够优化半导体器件结构的性能。

【技术实现步骤摘要】
半导体器件结构及其制备方法


[0001]本公开涉及集成电路
，特别是涉及一种半导体器件结构及其制备方法。

技术介绍

[0002]随着半导体技术的发展，半导体器件的尺寸越来越小，对半导体制造技术的要求也在不断提高。动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元可以包括电容器和晶体管。
[0003]最常见的电容器为如下两种：一种为实心柱状电容器，另一种为U型电容器。但实心柱状电容器存在单个电容器的电容值(CS)较小，难以达到要求的问题；U型电容器虽然通过增大电极的表面积，增大了电容器的电容值，但由于其接触电极层较薄，仍存在接触电阻较大的问题。
[0004]因此，如何优化电容器的性能成为亟需解决的问题。

技术实现思路

[0005]基于此，有必要针对现有技术中的半导体问题提供一种半导体器件结构及其制备方法，至少能够优化半导体器件结构的性能。
[0006]为了实现上述目的，根据一些实施例，本专利技术的一方面提供了一种半导体器件结构的制备方法，包括：提供衬底；于衬底上形成叠层结构，叠层结构包括由下至上依次交替排布的支撑层及牺牲层，叠层结构的顶层为支撑层；于叠层结构内形成电容孔，电容孔沿厚度方向贯穿叠层结构；于电容孔的侧壁及底部形成第一电极层，第一电极层包括位于电容孔侧壁的体电极层及位于电容孔底部的接触电极层；去除牺牲层；对体电极层进行减薄处理，以使得体电极层的厚度小于接触电极层的厚度。
[0007]在上述实施例的半导体器件结构的制备方法中，与牺牲层依次交替排布的支撑层可以在牺牲层去除之后，用于支撑第一电极层避免结构坍塌。第一电极层形成于电容孔的侧壁上，以增大第一电极层的表面积，从而增大器件的电容值。第一电极层包括位于电容孔侧壁的体电极层及位于电容孔底部的接触电极层，通过对体电极层进行减薄处理，使得体电极层的厚度小于接触电极层的厚度，以保证接触电极层具有足够的厚度用于减小接触电极层的接触电阻，增大漏极电流，降低器件写入操作写完数据的恢复时间到预充电命令的延时，实现半导体器件结构的性能优化。
[0008]在一些实施例中，支撑层包括：底部支撑层、中间支撑层及顶部支撑层，底部支撑层、中间支撑层及顶部支撑层由下至上间隔排布；牺牲层包括：第一牺牲层及第二牺牲层，第一牺牲层位于底部支撑层与中间支撑层之间，第二牺牲层位于中间支撑层与顶部支撑层之间。
[0009]在一些实施例中，对体电极层进行减薄处理，包括：于顶部支撑层及中间支撑层内形成释放孔；基于电容孔及释放孔采用湿法刻蚀工艺对体电极层进行减薄处理。
[0010]在一些实施例中，电容孔的数量为多个；衬底上形成有多个电容接触结构；电容孔位于电容接触结构上方，且暴露出电容接触结构，并与电容接触结构一一对应设置。
[0011]在一些实施例中，对体电极层进行减薄处理，以使得体电极层的厚度小于接触电极层的厚度之后，还包括：于接触电极层的上表面、体电极层的内表面及外表面形成电容介质层；于电容介质层的表面形成第二电极层。
[0012]根据一些实施例，本专利技术的另一方面还提供了一种半导体器件结构，半导体器件结构包括衬底，多层由下至上间隔排布的支撑层，电容孔以及第一电极层，电容孔贯穿多层支撑层；第一电极层位于电容孔内；第一电极层包括位于电容孔侧壁的体电极层及位于电容孔底部的接触电极层；体电极层的厚度小于接触电极层的厚度。
[0013]在上述实施例的半导体器件结构中，支撑层可以用于支撑第一电极层避免结构坍塌。第一电极层形成于电容孔的侧壁上，以增大第一电极层的表面积，从而增大器件的电容值。第一电极层包括位于电容孔侧壁的体电极层及位于电容孔底部的接触电极层，体电极层的厚度小于接触电极层的厚度，以保证接触电极层具有足够的厚度用于减小接触电极层的接触电阻，增大漏极电流，降低器件写入操作写完数据的恢复时间到预充电命令的延时，实现半导体器件结构的性能优化。
[0014]在一些实施例中，接触电极层的厚度为10nm
‑
20nm；体电极层的厚度为5nm
‑
8nm。
[0015]在一些实施例中，多层支撑层包括：底部支撑层、中间支撑层及顶部支撑层；底部支撑层、中间支撑层及顶部支撑层由下至上间隔排布。
[0016]在一些实施例中，电容孔的数量为多个；衬底上形成有多个电容接触结构；电容孔位于电容接触结构上方，且暴露出电容接触结构，并与电容接触结构一一对应设置。
[0017]在一些实施例中，半导体器件结构还包括电容介质层以及第二电极层，电容介质层覆盖接触电极层的上表面、体电极层的内表面及外表面；第二电极层覆盖电容介质层的表面。
附图说明
[0018]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为一种电容器结构的截面示意图；
[0020]图2为另一种电容器结构的截面示意图；
[0021]图3中的(a)图及(b)图为制备图2中所示电容器结构的过程中所得结构的截面示意图；
[0022]图4为本公开一实施例中提供的半导体器件结构的制备方法的流程图；
[0023]图5为本公开一实施例中提供的半导体器件结构的制备方法中步骤10所得结构的截面示意图；
[0024]图6为本公开一实施例中提供的半导体器件结构的制备方法中步骤20所得结构的截面示意图；
[0025]图7中的(b)图为本公开一实施例中提供的半导体器件结构的制备方法中步骤30
所得结构的俯视图示意图，(a)图为(b)图所示结构的沿AA
’
方向的截面示意图；
[0026]图8为本公开一实施例中提供的半导体器件结构的制备方法中步骤41所得结构的截面示意图；
[0027]图9为本公开一实施例中提供的半导体器件结构的制备方法中步骤42所得结构的截面示意图；
[0028]图10为本公开一实施例中提供的半导体器件结构的制备方法中步骤61所得结构的截面示意图；
[0029]图11为本公开一实施例中提供的半导体器件结构的制备方法中步骤62所得结构的截面示意图；
[0030]图12为本公开一实施例中提供的半导体器件结构的制备方法中步骤60所得结构的截面示意图；
[0031]图13为本公开一实施例中提供的半导体器件结构的制备方法中步骤72所得结构的截面示意图。
[0032]附图标记说明：
[0033]1、衬底；11、介质层；2、叠层结构；21、支撑层；211、底部支撑层；212、中间支撑层；213、顶部支撑层；22、牺牲层；221、第一牺牲层；222、第二牺牲层；3、电容孔；31、第一电极层；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件结构的制备方法，其特征在于，包括：提供衬底；于所述衬底上形成叠层结构，所述叠层结构包括由下至上依次交替排布的支撑层及牺牲层，所述叠层结构的顶层为支撑层；于所述叠层结构内形成电容孔，所述电容孔沿厚度方向贯穿所述叠层结构；于所述电容孔的侧壁及底部形成第一电极层，所述第一电极层包括位于所述电容孔侧壁的体电极层及位于所述电容孔底部的接触电极层；去除所述牺牲层；对所述体电极层进行减薄处理，以使得所述体电极层的厚度小于所述接触电极层的厚度。2.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述支撑层包括：底部支撑层、中间支撑层及顶部支撑层，所述底部支撑层、所述中间支撑层及所述顶部支撑层由下至上间隔排布；所述牺牲层包括：第一牺牲层及第二牺牲层，所述第一牺牲层位于所述底部支撑层与所述中间支撑层之间，所述第二牺牲层位于所述中间支撑层与所述顶部支撑层之间。3.根据权利要求2所述的半导体器件结构的制备方法，其特征在于，所述对所述体电极层进行减薄处理，包括：于所述顶部支撑层及所述中间支撑层内形成释放孔；基于所述电容孔及所述释放孔采用湿法刻蚀工艺对所述体电极层进行减薄处理。4.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述电容孔的数量为多个；所述衬底上形成有多个电容接触结构；所述电容孔位于所述电容接触结构上方，且暴露出所述电容接触结构，并与所述电容接触结构一一对应设置。5.根据权利要求1至4中任一项所述的半导体器件结...

【专利技术属性】
技术研发人员：刘洋浩，徐朋辉，刘涛，曲晓帅，
申请(专利权)人：长鑫科技集团股份有限公司，
类型：发明
国别省市：