一种半导体器件及其制造方法技术

本发明专利技术涉及半导体制造技术领域，并公开了一种半导体器件及其制造方法，其中半导体器件至少包括：衬底；源极体区，设置在衬底中；漏极漂移区，设置在衬底中，漏极漂移区与源极体区并排设置，且由远离源极体区至靠近源极体区的方向，漏极漂移区的离子掺杂浓度递减；场氧层，设置在衬底上，且场氧层覆盖部分漏极漂移区；栅极结构，设置在源极体区上，栅极结构覆盖部分场氧层。本发明专利技术提供了一种半导体器件及其制造方法，能够提升器件的稳定性和电学性能。能够提升器件的稳定性和电学性能。能够提升器件的稳定性和电学性能。

【技术实现步骤摘要】
一种半导体器件及其制造方法


[0001]本专利技术涉及半导体制造领域，特别涉及一种半导体器件及其制造方法。

技术介绍

[0002]在高压功率集成电路中常采用高压横向扩散金属氧化物半导体（Laterally Diffused Metal Oxide Semiconductor，LDMOS）以实现耐高压和功率控制等方面的要求，横向扩散金属氧化物半导体常被应用于射频功率电路。
[0003]在LDMOS器件中，击穿电压是用来衡量器件性能的重要参数，较高的击穿电压有利于保障器件在实际工作时的稳定性。形成漂移区的离子注入步骤复杂且离子注入不当会直接影响LDMOS器件的击穿电压，影响器件性能。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件及其制造方法，能够提升器件的稳定性和电学性能。
[0005]为解决上述技术问题，本专利技术是通过以下技术方案实现的：本专利技术提供一种半导体器件，至少包括：衬底；源极体区，设置在所述衬底中；漏极漂移区，设置在所述衬底中，所述漏极漂移区与所述源极体区并排设置，且由远离所述源极体区至靠近所述源极体区的方向，所述漏极漂移区的离子掺杂浓度递减；场氧层，设置在所述衬底上，且所述场氧层覆盖部分所述漏极漂移区；栅极结构，设置在所述源极体区上，所述栅极结构覆盖部分所述场氧层。
[0006]进一步地，所述漏极漂移区和所述源极体区中设置有第一类型掺杂区，所述第一类型掺杂区位于所述漏极漂移区远离所述源极体区的一侧，以及所述源极体区远离所述漏极漂移区的一侧。r/>[0007]进一步地，所述栅极结构包括栅氧层，所述栅氧层覆盖在部分所述源极体区上，其中所述栅氧层的一侧连接于所述场氧层，所述栅氧层的另一侧延伸至所述第一类型掺杂区上。
[0008]进一步地，所述栅极结构包括多晶硅层，所述多晶硅层覆盖所述栅氧层和部分所述场氧层，其中所述多晶硅层连接于所述场氧层的侧壁和部分顶面。
[0009]进一步地，所述源极体区中设置有第二类型掺杂区，所述第二类型掺杂区与所述第一类型掺杂区相邻，且所述第一类型掺杂区位于所述第二类型掺杂区和所述漏极漂移区之间。
[0010]进一步地，所述第一类型掺杂区的掺杂类型和所述漏极漂移区的掺杂类型相同，所述第二类型掺杂区的掺杂类型和所述源极体区的掺杂类型相同。
[0011]进一步地，所述衬底中设置有埋氧化层，所述埋氧化层设置在所述漏极漂移区的
底部，且所述埋氧化层与所述漏极漂移区的界面连接。
[0012]进一步地，所述漏极漂移区中设置有岛掺杂区，所述岛掺杂区位于所述埋氧化层和所述第一类型掺杂区之间，所述岛掺杂区与所述埋氧化层接触，且所述岛掺杂区在所述埋氧化层上的正投影位于所述埋氧化层的区域内。
[0013]进一步地，所述岛掺杂区的掺杂浓度大于所述漏极漂移区的掺杂浓度，且所述岛掺杂区的掺杂浓度小于所述第一类型掺杂区的掺杂浓度。
[0014]本专利技术提供了一种半导体器件的制造方法，包括以下步骤：提供一衬底，并对所述衬底植入第二类型离子，形成漏极漂移区；对所述衬底植入第一类型离子，形成源极体区，所述漏极漂移区与所述源极体区并排设置，且由远离所述源极体区至靠近所述源极体区的方向，所述漏极漂移区的离子掺杂浓度递减；在所述衬底上形成场氧层，其中所述场氧层覆盖部分所述漏极漂移区；以及在所述源极体区上形成栅极结构，所述栅极结构覆盖部分所述场氧层。
[0015]进一步地，形成所述漏极漂移区前，在所述衬底上设置光阻图案，所述光阻图案的蚀刻窗口宽度沿靠近所述源极体区的方向递增。
[0016]如上所述，本专利技术提供了一种半导体器件及其制造方法，本申请意想不到的技术效果是：半导体器件的表面电场分布均匀、击穿电压高，半导体器件的工作稳定性好；并且，本专利技术提供的半导体器件，能够降低漂移区两端电场的电压并提升漂移区中央电场电压，从而提升半导体器件的稳定性；根据本专利技术提供的半导体器件的制造方法，还能仅通过一步就形成电场分布均匀的漂移区，工艺耗费低且形成的漂移区掺杂可以呈线性分布，从而提升半导体器件的击穿电压。
[0017]当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
[0018]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为本专利技术一实施例中衬底和埋氧化层的截面结构示意图。
[0020]图2为本专利技术一实施例中第一光阻图案和岛掺杂区的截面结构示意图。
[0021]图3为本专利技术一实施例中第一光阻图案和漏极漂移区的俯视结构示意图。
[0022]图4为本专利技术另一实施例中第一光阻图案和漏极漂移区的俯视结构示意图。
[0023]图5为本专利技术又一实施例中第一光阻图案和漏极漂移区的俯视结构示意图。
[0024]图6为本专利技术一实施例中AA
’
处离子注入形成漏极漂移区的截面结构示意图。
[0025]图7为本专利技术一实施例中BB
’
处离子注入形成漏极漂移区的截面结构示意图。
[0026]图8为本专利技术一实施例中漏极漂移区的截面结构示意图。
[0027]图9为本专利技术一实施例中源极体区的截面结构示意图。
[0028]图10为本专利技术一实施例中场氧层的截面结构示意图。
[0029]图11为本专利技术一实施例中形成栅氧层的截面结构示意图。
[0030]图12为本专利技术一实施例中沉积多晶硅的截面结构示意图。
[0031]图13为本专利技术一实施例中形成多晶硅层的截面结构示意图。
[0032]图14为本专利技术一实施例中第一类型掺杂区和第二类型掺杂区的截面结构示意图。
[0033]图15为本专利技术一实施例中硅化物层的截面结构示意图。
[0034]图16为本专利技术一实施例中刻蚀介质层形成沉积通道的截面结构示意图。
[0035]图17为本专利技术一实施例中形成接触柱的截面结构示意图。
[0036]图18为本专利技术一实施例中漏极漂移区截面处的离子浓度的分布示意图。
[0037]图19为本专利技术一实施例与该实施例对照组的漏极漂移区截面处的表面电场分布示意图。
[0038]图中：100、衬底；101、浅槽隔离结构；102、埋氧化层；103、岛掺杂区；104、漏极漂移区；105、源极体区；106、第一类型掺杂区；106a、漏极第一掺杂区；106b、源极第一掺杂区；107、第二类型掺杂区；200、第一光阻图案；201、蚀刻窗口；300、第二光阻图案；400、场氧层；401、第三光阻图案；500、栅氧层；501、第四光阻图案；600、多晶硅层；700、硅化物层；700a、栅极硅化物层；700b、源漏硅化物层；800、介质层；801、沉积通道；900、接触柱。
具体实施方式...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，至少包括：衬底；源极体区，设置在所述衬底中；漏极漂移区，设置在所述衬底中，所述漏极漂移区与所述源极体区并排设置，且由远离所述源极体区至靠近所述源极体区的方向，所述漏极漂移区的离子掺杂浓度递减；场氧层，设置在所述衬底上，且所述场氧层覆盖部分所述漏极漂移区；栅极结构，设置在所述源极体区上，所述栅极结构覆盖部分所述场氧层。2.根据权利要求1所述的一种半导体器件，其特征在于，所述漏极漂移区和所述源极体区中设置有第一类型掺杂区，所述第一类型掺杂区位于所述漏极漂移区远离所述源极体区的一侧，以及所述源极体区远离所述漏极漂移区的一侧。3.根据权利要求2所述的一种半导体器件，其特征在于，所述栅极结构包括栅氧层，所述栅氧层覆盖在部分所述源极体区上，其中所述栅氧层的一侧连接于所述场氧层，所述栅氧层的另一侧延伸至所述第一类型掺杂区上。4.根据权利要求3所述的一种半导体器件，其特征在于，所述栅极结构包括多晶硅层，所述多晶硅层覆盖所述栅氧层和部分所述场氧层，其中所述多晶硅层连接于所述场氧层的侧壁和部分顶面。5.根据权利要求2所述的一种半导体器件，其特征在于，所述源极体区中设置有第二类型掺杂区，所述第二类型掺杂区与所述第一类型掺杂区相邻，且所述第一类型掺杂区位于所述第二类型掺杂区和所述漏极漂移区之间。6.根据权利要求5所述的一种半导体器件，其特征在于，所述第一类型掺杂区的掺杂类型和所述漏极漂移区的掺杂类...

【专利技术属性】
技术研发人员：陈兴，黄普嵩，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：