差分输入信号接收电路制造技术

本发明专利技术涉及一种差分输入信号接收电路，它包括一个基本放大电路单元和一个迟滞电压产生电路单元。本发明专利技术电路在常规电路的基础上增加了两个ＰＭＯＳ管ＭＰ５、ＭＰ６，通过此两个ＰＭＯＳ管引入输入失调的方法来获得迟滞电压，不需要引入局部正反馈，就能获得稳定的迟滞电压。本发明专利技术电路兼具迟滞电压稳定和传输速率高的优点，可将差分输入信号接收电路的传输速率从常规电路的１．６Ｇｂ／ｓ提高到２．４Ｇｂ／ｓ。本发明专利技术电路可广泛应用于高速Ｄ／Ａ转换器领域。

【技术实现步骤摘要】

【技术保护点】
一种差分输入信号接收电路，其特征在于，它含有：　一个基本放大电路单元，包括：　作第一级放大电路的ＰＭＯＳ管ＭＰ１、ＰＭＯＳ管ＭＰ２、ＮＭＯＳ管ＭＮ１、ＮＭＯＳ管ＭＮ２、ＰＭＯＳ管ＭＰ１０，其中，ＭＰ１的栅极接正输入端ＩＮ＋，ＭＰ ２的栅极接负输入端ＩＮ－，ＭＰ１、ＭＰ２的源极与ＭＰ１０的漏极相接，ＭＰ１０的源极接电源Ｖ↓［ＤＤ］，ＭＰ１的漏极与ＭＮ１的栅极、漏极连接在一起，其连接点为第一级放大电路的负输出端ＯＵＴ１－，ＭＰ２的漏极与ＭＮ２的栅极、漏极连接在一起，其连接点为第一级放大电路的正输出端ＯＵＴ１＋，ＭＮ１、ＭＮ２的源极均接地；　作第二级放大电路的ＮＭＯＳ管ＭＮ３、ＮＭＯＳ管ＭＮ４、ＰＭＯＳ管ＭＰ７、ＰＭＯＳ管ＭＰ８，其中，ＭＰ３的栅极接第一级放大电路的负输出端ＯＵＴ１－，ＭＰ４的栅极接第 一级放大电路的正输出端ＯＵＴ１＋，ＭＰ７的栅极、漏极与ＭＰ８的栅极相接，且与ＭＮ３的漏极相接，ＭＮ３、ＭＮ４的源极接地，ＭＰ７、ＭＰ８的源极接电源Ｖ↓［ＤＤ］，ＭＰ８的漏极与ＭＮ４的漏极相接；　作偏置电流产生电路的ＮＭＯＳ管ＭＮ５、Ｎ ＭＯＳ管ＭＮ６、ＰＭＯＳ管ＭＰ９，其中，ＭＮ５的栅极、漏极与ＭＮ６的栅极相接，并共同与偏置电压Ｖ↓［ｂｉａｓ］相接，ＭＮ５、ＭＮ６的源极接地，ＭＮ６、ＭＰ９的漏极与ＭＰ９、ＭＰ１０的栅极接在一起；和　一个迟滞电压产生电路单元，包括：　 　ＰＭＯＳ管ＭＰ３、ＰＭＯＳ管ＭＰ４、ＰＭＯＳ管ＭＰ５、ＰＭＯＳ管ＭＰ６、ＰＭＯＳ管ＭＰ１１、ＰＭＯＳ管ＭＰ１２、ＰＭＯＳ管ＭＰ１３、ＮＭＯＳ管ＭＮ７、ＮＭＯＳ管ＭＮ８、ＮＭＯＳ管ＭＮ９，其中，ＭＰ５的栅极接正输入端ＩＮ＋，ＭＰ６的栅极 接负输入端ＩＮ－，ＭＰ５的漏极接第一级放大电路的负输出端ＯＵＴ１－，ＭＰ６的漏极接第一级放大电路的正输出端ＯＵＴ１＋，ＭＰ５的源极与ＭＰ３的漏极相接，ＭＰ６的源极与ＭＰ４的漏极相接，ＭＰ３、ＭＰ４、ＭＰ１、ＭＰ２的源极与ＭＰ１０的漏极连接在一起，ＭＰ１１、ＭＮ７的栅极与ＭＰ８、ＭＮ４的漏极连接在一起，ＭＰ３、ＭＰ１２、ＭＮ８的栅极与ＭＰ１１、ＭＮ７的漏极连接在一起，其连接点为Ａ，ＭＰ４、ＭＰ１３、ＭＮ９的栅极与ＭＰ１２、ＭＮ８的漏极连接在一起，其连接点为Ｂ，ＭＮ７、ＭＮ８、ＭＮ９的源极均接地，ＭＰ１１、ＭＰ１２、ＭＰ１３的源极均接电源Ｖ↓［ＤＤ］，ＭＰ１３的漏极与ＭＮ９的漏极相接，作为整个差分输入信...

【技术特征摘要】

【专利技术属性】
技术研发人员：黄兴发，沈晓峰，李梁，苏晨，李儒章，何开全，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：85[中国|重庆]