半导体装置和包括该半导体装置的数据存储系统制造方法及图纸

提供了半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括包含基底、电路元件和第一接合金属层的第一基底结构以及直接设置在第一基底结构上的第二基底结构。第二基底结构包括包含导电材料的板层、堆叠在板层下方的栅电极、穿过栅电极且均包含沟道层的沟道结构、穿过栅电极且在第一方向和第二方向上延伸的分离区域以及位于板层中且设置在分离区域上的源极接触件。源极接触件在第二方向上延伸。第二基底结构的第二接合金属层连接到第一接合金属层。板层与源极接触件的横向侧表面和每个沟道结构的沟道层的上端直接接触，并且电连接到源极接触件和沟道层。并且电连接到源极接触件和沟道层。并且电连接到源极接触件和沟道层。

【技术实现步骤摘要】
半导体装置和包括该半导体装置的数据存储系统
[0001]本申请要求于2022年2月25日在韩国知识产权局提交的第10
‑
2022
‑
0025188号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。


[0002]本专利技术构思的实施例涉及一种半导体装置和一种包括该半导体装置的数据存储系统。

技术介绍

[0003]对于数据存储系统，存在对能够存储大容量数据的半导体装置的增长的需求。因此，正在研究用于增大半导体装置的数据存储容量的方法。例如，正在开发包括三维地布置的存储器单元而不是二维地布置的存储器单元的半导体装置，以增大半导体装置的数据存储容量。

技术实现思路

[0004]本专利技术构思的实施例提供了一种具有提高的电特性和可靠性的半导体装置。
[0005]本专利技术构思的实施例提供了一种包括半导体装置的数据存储系统，该半导体装置具有提高的电特性和可靠性。
[0006]根据本专利技术构思的实施例，一种半导体装置包括第一基底结构，第一基底结构包括基底、位于基底上的电路元件和位于电路元件上的第一接合金属层。第二基底结构直接设置在第一基底结构上。第二基底结构电连接到第一基底结构。第二基底结构包括板层，板层包括导电材料。栅电极堆叠在板层下方并且在与板层的下表面垂直的第一方向上彼此间隔开。沟道结构穿过栅电极并且在第一方向上延伸。每个沟道结构包括沟道层。分离区域在第一方向和与第一方向垂直的第二方向上延伸。分离区域穿过栅电极并且在与第一方向和第二方向垂直的第三方向上彼此间隔开。源极接触件位于板层中并且设置在分离区域上。源极接触件在第二方向上延伸。第二接合金属层位于沟道结构和栅电极下方并且直接连接到第一接合金属层。板层与源极接触件的横向侧表面和每个沟道结构的沟道层的上端直接接触，并且电连接到源极接触件和沟道层。
[0007]根据本专利技术构思的实施例，一种半导体装置包括第一基底结构，第一基底结构包括基底和位于基底上的电路元件。第二基底结构直接设置在第一基底结构上。第二基底结构电连接到第一基底结构。第二基底结构包括板层。栅电极堆叠在板层下方并且在与板层的下表面垂直的第一方向上彼此间隔开。沟道结构穿过栅电极并且在第一方向上延伸。每个沟道结构包括沟道层。分离区域在第一方向和与第一方向垂直的第二方向上延伸。分离区域穿过栅电极并且在与第一方向和第二方向垂直的第三方向上彼此间隔开。源极接触件位于板层中并且设置在分离区域上。源极接触件在第二方向上延伸。至少一个源极互连层位于源极接触件的上表面或第一侧表面上。所述至少一个源极互连层电连接到源极接触件。源极接触件具有与板层直接接触的第二侧表面，并且源极接触件的下表面与分离区域
直接接触。
[0008]根据本专利技术构思的实施例，一种数据存储系统包括半导体存储装置，半导体存储装置包括第一基底结构、第二基底结构和输入/输出垫，第一基底结构具有电路元件和第一接合金属层，第二基底结构包括沟道结构和连接到第一接合金属层的第二接合金属层，输入/输出垫电连接到电路元件。控制器通过输入/输出垫电连接到半导体存储装置，并且控制半导体存储装置。第二基底结构还包括板层。栅电极堆叠在板层下方并且在与板层的下表面垂直的第一方向上彼此间隔开。分离区域在第一方向和与第一方向垂直的第二方向上延伸。分离区域穿过栅电极并且在与第一方向和第二方向垂直的第三方向上彼此间隔开。源极接触件位于板层中并且设置在分离区域上。源极接触件在第二方向上延伸。至少一个源极互连层位于源极接触件的上表面或第一侧表面上。所述至少一个源极互连层电连接到源极接触件。源极接触件具有与板层直接接触的第二侧表面。
附图说明
[0009]通过下面结合附图进行的详细描述，将更清楚地理解本专利技术构思的以上和其他方面、特征和优点，在附图中：
[0010]图1是根据本专利技术构思的实施例的半导体装置的示意性平面图；
[0011]图2是根据本专利技术构思的实施例的半导体装置的示意性剖视图；
[0012]图3A和图3B是根据本专利技术构思的实施例的分别从图2的区域A和区域B截取的半导体装置的局部放大图；
[0013]图4是根据本专利技术构思的实施例的半导体装置的透视图；
[0014]图5A是根据本专利技术构思的实施例的半导体装置的剖视图；
[0015]图5B是根据本专利技术构思的实施例的从图5A的区域A截取的半导体装置的局部放大图；
[0016]图6是根据本专利技术构思的实施例的半导体装置的透视图；
[0017]图7是根据本专利技术构思的实施例的半导体装置的示意性平面图；
[0018]图8A和图8B是根据本专利技术构思的实施例的半导体装置的示意性剖视图；
[0019]图9是根据本专利技术构思的实施例的半导体装置的透视图；
[0020]图10A和图10B是根据本专利技术构思的实施例的半导体装置的局部放大图；
[0021]图11A是根据本专利技术构思的实施例的半导体装置的剖视图；
[0022]图11B是根据本专利技术构思的实施例的从图11A的区域A截取的半导体装置的局部放大图；
[0023]图12是根据本专利技术构思的实施例的半导体装置的剖视图；
[0024]图13A至图13K是示出根据本专利技术构思的实施例的制造半导体装置的方法的示意性剖视图；
[0025]图14是示意性地示出根据本专利技术构思的实施例的包括半导体装置的数据存储系统的图；
[0026]图15是根据本专利技术构思的实施例的包括半导体装置的数据存储系统的示意性透视图；以及
[0027]图16是示意性地示出根据本专利技术构思的实施例的半导体封装件的沿着图15的线
III
‑
III
′
截取的剖视图。
具体实施方式
[0028]在下文中，将参照附图描述本专利技术构思的实施例。在下文中，除了通过附图标记指出的情况之外，诸如“在
……
上”、“上部”、“上表面”、“在
……
下方”、“下部”、“下表面”、“侧表面”等的术语可以被理解为基于附图被提及。
[0029]图1是根据实施例的半导体装置的示意性平面图。
[0030]图2是根据实施例的半导体装置的示意性剖视图。图2示出了沿着图1的线I
‑
I
′
截取的剖面。
[0031]图3A和图3B是根据实施例的半导体装置的局部放大图。图3A是图2的区域“A”的放大图，图3B是图2的区域“B”的放大图。
[0032]图4是根据实施例的半导体装置的一些构造的透视图。
[0033]参照图1至图4，半导体装置100包括竖直地(例如，在Z方向上)堆叠的第一基底结构S1和第二基底结构S2。例如，在实施例中，第一基底结构S1可以包括半导体装置100的外围电路区域，第二基底结构S2可以包括半导体装置100的存储器单元区域。在图1中，示出了第二基底结构S2在平面中的布置，同时省略了包括板层101和源极互连层18本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：第一基底结构，包括基底、位于基底上的电路元件和位于电路元件上的第一接合金属层；以及第二基底结构，直接设置在第一基底结构上，第二基底结构电连接到第一基底结构，其中，第二基底结构包括：板层，包括导电材料；栅电极，堆叠在板层下方并且在与板层的下表面垂直的第一方向上彼此间隔开；沟道结构，穿过栅电极并且在第一方向上延伸，每个沟道结构包括沟道层；分离区域，在第一方向和与第一方向垂直的第二方向上延伸，分离区域穿过栅电极并在与第一方向和第二方向垂直的第三方向上彼此间隔开；源极接触件，位于板层中并且设置在分离区域上，源极接触件在第二方向上延伸；以及第二接合金属层，位于沟道结构和栅电极下方并且直接连接到第一接合金属层，并且板层与源极接触件的横向侧表面和每个沟道结构的沟道层的上端直接接触，并且电连接到源极接触件和沟道层。2.根据权利要求1所述的半导体装置，其中，源极接触件的上表面与板层的上表面共面。3.根据权利要求1所述的半导体装置，其中，第二基底结构还包括源极互连层，源极互连层位于源极接触件上并覆盖板层的上表面。4.根据权利要求3所述的半导体装置，其中，第二基底结构还包括抗反射层，抗反射层位于源极互连层上。5.根据权利要求1所述的半导体装置，其中，第二基底结构还包括：源极互连层，位于源极接触件上，每个源极互连层具有在第三方向上延伸的线形状；以及过孔，在源极接触件和源极互连层彼此交叉的区域中将源极接触件和源极互连层连接。6.根据权利要求1所述的半导体装置，其中，第二基底结构还包括至少一个源极互连层，所述至少一个源极互连层具有连接到源极接触件在第二方向上的端部的线形状，所述至少一个源极互连层在第三方向上延伸。7.根据权利要求6所述的半导体装置，其中，所述至少一个源极互连层位于与源极接触件的水平基本相同的水平上。8.根据权利要求1所述的半导体装置，其中，板层是包括N型杂质的半导体层，并且源极接触件包括金属材料。9.根据权利要求1所述的半导体装置，其中，沟道层的上端包括上表面以及连接到该上表面的横向侧表面的上区域，其中，沟道层的上端被板层围绕。10.根据权利要求1所述的半导体装置，其中，每个沟道结构包括顺序地堆叠在沟道孔中的沟道介电层、沟道层和沟道填充层，并且沟道层的上端被沟道介电层暴露。
11.根据权利要求1所述的半导体装置，其中，板层具有在10nm至150nm的范围内的厚度。12.根据权利要求1所述的半导体装置，其中，分离区域包括绝缘材料，并且源极...

【专利技术属性】
技术研发人员：张允瑄，崔茂林，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：