随机脉冲时间序列的纳秒级在线检测系统技术方案

本发明专利技术涉及一种基于超高速数据采集卡的随机脉冲时间序列的纳秒级检测系统，本发明专利技术涉及计算机应用技术、数据采集与处理技术，尤其涉及随机脉冲时间序列的检测与处理技术。本系统基于１ＧＳ／ｓ超高速Ａ／Ｄ转换单元和ＦＰＧＡ高速处理单元进行数据采集和在线检测，能够快速而精确地检测快逻辑窄脉冲序列中的脉冲时间。脉冲时间的检测通过载于ＦＰＧＡ的特别设计的ＰｅａｋＴＤＣ滞回峰值检测算法，以脉冲峰值位置标定脉冲时间，时间精度为１ｎｓ。系统可以获得对快反应随机事件在有限个时间仓轴上的纳秒级随机脉冲序列的ＴＤＣ时间数据转换。系统对于多通道脉冲信号的检测是在线、高速、大容量、高度同步地进行。

【技术实现步骤摘要】

本专利技术涉及随机信号的采集与处理技术，尤其涉及随机脉冲时间序列的纳秒级检测与 处理技术，属于随机信号处理与分析

技术介绍
随机信号从表现形式上可以分为两大类携带幅度信息的连续性随机信号和携带时间 信息的脉冲性随机信号。其中脉冲性随机信号在某些随机信号处理和分析应用中具有不可 替代的作用。比如在激光信号分析、雷达信号分析、核材料衰变分析、生物医学信号分析、 噪声分析中，原始物理对象的反应性表现为随机事件。这种事件一般需要通过前端电子学 电路转换为脉冲信号， 一个脉冲代表着一次事件，在有限长或无限长的时间轴上就形成了 随机脉冲序列，从而将对原始物理对象的分析探求转换到对随机脉冲信号的处理分析上。随机脉冲序列记录着随机事件的发生时间和发生间距这两个基础信息。在平稳随机过 程中，人们主要关心事件发生的相对时间距离，对这时间序列信息进行进一步的概率统计、 速率计算、相关计算、功率谱密度估计等后续分析处理，就能揭示出分析对象的物理本质。 因此，随机脉冲序列的时间检测成为是事件型随机信号分析应用中的关键环节，这个过程 通常称为TDC (Time-Digital-Convert,时间-数据-转换)。特别是，对于纳秒级反应时间的 随机事件，在lns精度范围内快速而精确地检测脉冲时间一直属于事件型随机信号分析应 用中的关键和难点。同时要求检测是在线、高速、大容量、高度同步地进行。时间轴上的时间间隔划分代表着时间检测精度，也即定时精度，本专利技术中将其定义为 时间仓(Time-Bin)，时间轴的总长度定义为Block-Size。对于随机事件的检测实际上转化 为判断各个时间仓内是否有脉冲发生。当时间仓单位由ms、 us或s变为ns精度时而且脉 冲占位也为ns级时，意味着检测难度急剧加大、检测速度要求极高，传统的TDC检测方 法已无法胜任。对于这类脉冲的检测，首要任务是获得脉冲发生的ns级时间间隔，目前见4诸报道的随机脉冲的TDC检测及峰值检测方法主要停留在W s级或ms级检测，而且以往 脉冲时间检测多为前沿估计、模拟数字电路混合设计。德国ACAM公司的时间-数据转换 专用芯片TDC-GP1、 TDC-GP2虽然时间检测精度可以达到125ps，遗憾的是它只能用于两 个脉冲间的时间间隔检测，不能应对由多个随机脉冲组成的脉冲序列，即无法获取连续时 间轴上的多个脉冲时间信息。因此，对随机脉冲时间序列进行纳秒级检测仍然是现有技术 的难点。
技术实现思路
针对现有技术存在的上述缺陷以及脉冲时间检测要求，本专利技术的目的是提供一种基于 超高速数据采集卡的随机脉冲时间序列的纳秒级在线检测系统，本系统能快速而精确地检 测快逻辑窄脉冲序列中的脉冲时间，将获得对快反应随机序列在有限个时间仓轴上的lns 定时精度的TDC转换。本专利技术的目的是这样实现的随机脉冲时间序列的纳秒级检测系统，其特征在于它 包括随机事件电子学探测电路、超高速数据采集卡和PC主机，随机事件电子学探测电路 与超高速数据采集卡的输入端连接，超高速数据采集卡的输出端通过PCI总线与PC主机 连接；随机事件电子学探测电路产生的快逻辑窄脉冲信号经同轴电缆进入超高速数据采集 卡的输入通道，在超高速数据采集卡内，所述快逻辑窄脉冲信号依次经前置滤波电路、衰 减电路、放大电路和采样率为lGS/s的A/D转换单元处理后转化为FPGA单元(FPGA为 Field Programmable Gate Array的縮写，即"现场可编程门阵列")可以处理的数字信 号缓存到缓存器中，由缓存器送入FPGA单元，在FPGA单元内完成时间-数字转换，利 用本专利技术设计的特别算法在线检测出各个脉冲峰值、脉冲时间及其时间间隔并将时间数据 (指脉冲时间和时间间隔)输出到PCI接口，脉冲时间以序列中每个脉冲的峰值位置标定， 精度为lns。所述FPGA单元包括采样控制电路、数据处理单元、对A/D转换单元予以触发的触发 控制电路和PCI接口控制电路，各个脉冲峰值、峰值位置标定的脉冲时间及其时间间隔的 检测由数据处理单元完成。FPGA单元对脉冲序列的时间-数字转换的算法设计如下首先设定一个门阈值，并预先定义"起始增量"条件5YartZfe7ts和"有效增量"条件Ka"WZte7te，先快速遍历扫描 满足门阈值条件的所有数据，如果波形数据比最小数据上升了 5Yar^fe7ta,则开始搜寻后 续数据流中的最大值及新的波形数据，如果波形数据从最大值下降了 ^hV/feJte,这时就 确定刚才的数据最大值点为脉冲峰值点，记录这个峰值和时间。本专利技术中数据采集卡按时间-数字转换TDC(Time-Digital-Convert)方式采集记录信号， 直接由卡载FPGA单元在线完成TDC转换，即仅对脉冲信号执行本专利技术专门设计的峰值 检测算法以记录脉冲发生时间，形成的缓存结果为脉冲时间信息数据流。超高速数据采集卡采用多通道、lGS/s同步采集系统。各个通道具有独立的采集电路、 处理电路，通过给定一个外触发信号对各通道进行边沿触发，各通道开始同步采集信号， 使得各通道信号采集是lns时间的同步精度，且是lns时间的采样精度。事件型时间检测的对象通常是由前端电子学电路形成的随机快逻辑窄脉冲序列。由于 电子学电路的器件特性局限，脉冲并不是理想的S冲击，实际上仍然是带有上升沿、波峰、 下降沿以及微弱波动的模拟信号。对于事件型的随机过程分析还必须对这个脉冲序列进行 进一步的数字化时间提取，以获得理想S冲击序列，最终送交给后端处理机的数据为时间 轴上对应于事件"有"、"无"的"0"、 "1"序列，其中"0"代表有事件发生，"1"代表 无事件发生。因为随机脉冲在大多数的时间仓内为0，实际记录或存储时可按数据编码或 压縮形式处理，可进一步记录为脉冲序列发生时间的一维数组如(2， 8， 13， ......， 8190)，代表2、 8、 13等时间仓内有事件发生。这样，数据量将大为减少，有利于时间信息在整 个系统中的传输、存储及运算。上述超高速数据采集卡得到的脉冲时间数据流再通过PCI总线传输到PC主机内存或 硬盘存储器，同时由主机进行后续分析处理如FFT、频谱、功率谱、相关函数等。脉冲信 号的采集、传输、存储、处理采用流水线形式的并行方式，通过PC机的多核CPU、多线 程方法予以实现并行工作机制，以获得整个系统检测、处理和分析的高效协同性。相比现有技术，本专利技术随机脉冲时间序列的纳秒级检测系统具有如下有益效果I 、采用硬件、软件(算法)相结合的方式构造出一种利用PC平台、采用超高速数 据采集卡的脉冲时间序列的在线检测系统；其中的关键组件——超高速数据采集卡基于 lGS/s超高速A/D转换单元和大容量、高性能FPGA高速处理单元，以序列中每个脉冲的峰值位置标定其脉冲时间，而峰值位置的确定采用专门设计的PeakTDC滞回峰值检测算 法，时间精度为lns，能够快速、准确地检测到随机脉冲信号，并将脉冲信号转化为纳秒 级的脉冲时间信息数据流，再将该脉冲时间信息数据流传送给计算机进行数据存储和分 析。II 、本专利技术基于lGS/s超高速A/D转换单元和FPGA高速处理单元进行数据采集和在线 检测，能够快速而精确地检测快逻辑窄脉冲序列中的脉冲时间，脉冲时间的检测通过载于本文档来自技高网...

【技术保护点】
随机脉冲时间序列的纳秒级检测系统，其特征在于：它包括随机事件电子学探测电路、超高速数据采集卡和ＰＣ主机，随机事件电子学探测电路与超高速数据采集卡的输入端连接，超高速数据采集卡的输出端通过ＰＣＩ总线与ＰＣ主机连接；随机事件电子学探测电路产生的快逻辑窄脉冲信号经同轴电缆进入超高速数据采集卡的输入通道，在超高速数据采集卡内，所述快逻辑窄脉冲信号依次经前置滤波电路、衰减电路、放大电路和采样率为１ＧＳ／ｓ的Ａ／Ｄ转换单元处理后转化为ＦＰＧＡ单元可以处理的数字信号缓存到缓存器中，由缓存器送入ＦＰＧＡ单元，在ＦＰＧＡ单元内完成时间－数字转换，在线检测出各个脉冲峰值、峰值位置标定的脉冲时间及其时间间隔并将时间数据输出到ＰＣＩ接口。

【技术特征摘要】

【专利技术属性】
技术研发人员：任勇，魏彪，冯鹏，米德伶，唐跃林，
申请(专利权)人：重庆大学，
类型：发明
国别省市：85[中国|重庆]