一种碳化硅衬底上氮化镓垂直器件及其制备方法技术

本发明专利技术涉及一种碳化硅衬底上氮化镓垂直器件及其制备方法，属于微电子研究的技术领域，氮化镓垂直器件包括n

【技术实现步骤摘要】
一种碳化硅衬底上氮化镓垂直器件及其制备方法


[0001]本专利技术涉及一种碳化硅衬底上氮化镓垂直器件及其制备方法，属于微电子研究的


技术介绍

[0002]目前，电力电子技术中所使用的功率元器件依然是以硅基材料为主，尽管通过新型器件结构的设计和制造工艺的优化可以使器件性能得到很大提高，但是现有的硅基功率电子技术正接近材料的理论极限，无法满足现代电子技术对耐高压、耐高温、高频率、高功率以及抗辐射等特殊条件的需求。以氮化镓(GaN)为代表的第三代半导体材料因其宽禁带、高电子饱和漂移速度、高击穿场强、高导热性等特点成为高频和大功率器件的研究热点。
[0003]迄今为止，发展最快和最成熟的GaN功率器件是GaN高电子迁移率晶体管(HEMT)器件，尽管GaNHEMT器件因为二维电子气的存在具有低导通电阻、高开关频率等优异的电学特性，但是由于其结构的特殊性，这种横向的GaN器件仍然存在一些局限性。例如，HEMT等横向器件容易受表面态或界面态俘获电子的影响从而导致电流崩塌现象，这种电流崩塌现象会严重降低器件性能和影响器件的稳定性和可靠性。其次，横向器件的耐压性差，击穿场强低，不具备雪崩击穿能力。另外，由于其结构的特殊性，横向器件散热性能较差。如中国专利文件CN114023645A，公开了一种氮化镓器件的制备方法及氮化镓器件，方法包括：在碳化硅衬底的上表面进行氢离子注入以在所述碳化硅衬底中形成离子损失层；并进行氮化镓结构层、应力导入层的生长，最终使所述氮化镓结构层和所述碳化硅衬底在所述离子损伤层进行分离以形成氮化镓器件。其传输沟道为二维电子气沟道，具有输出电流密度低，器件面积大，成本高，击穿电压低等不足。
[0004]与横向器件相比，GaN垂直器件更能发挥出其材料本身的优势：(1)垂直器件电流流经体内，基本不受表面态或界面态的影响，动态导通电阻稳定；(2)垂直器件可以通过增加漂移区厚度来提升击穿电压，其耐压程度大大提高；(3)垂直器件可以实现更大的电流密度；(4)垂直器件易于实现雪崩特性，在实际应用上优势更明显；(5)在垂直器件中，电场和电流分布更加均匀，器件的散热性能优于横向器件。
[0005]目前，GaN垂直器件所采用的衬底有Si、蓝宝石、SiC、GaN等，其中Si和蓝宝石材料与GaN的晶格常数和热膨胀系数失配度较大，外延所产生的缺陷和杂质多，更大程度上影响了GaN的结晶质量从而影响器件性能，而GaN衬底极高的成本和极难的大尺寸生长工艺限制了其广泛应用，因此，本专利技术选择SiC材料作为GaN垂直器件的衬底。
[0006]现有氮化镓垂直器件的制备基于不同的衬底，包括氮化镓、碳化硅、硅和蓝宝石衬底。其中氮化镓衬底上的GaN垂直器件受限于GaN衬底的尺寸和价格，具有小尺寸高成本的不足；碳化硅、硅和蓝宝石衬底上的GaN垂直器件一般采用准垂直结构，通过刻蚀到缓冲层或者是衬底剥离来实现底部电极的沉积制备，具有工艺复杂、重复性差、良率低、成本高的不足，如中国专利文件CN114843266A，公开了一种基于SiC衬底的准垂直GaN PIN与SBD集成式器件，主要解决现有技术分立式PIN二极管用于多级限幅电路时功率容量受限，响应速度
慢，集成度低的缺点，在碳化硅衬底的上方淀积n+层，n+层的上方并列淀积n
‑
层、公共阴极、n
‑
层，n
‑
层的上方依次淀积p+层、PIN结阳极，n
‑
层的上方淀积肖特基结阳极。将GaN PIN与SBD通过共阴极的方式集成在同一碳化硅衬底上，同时PIN管与SBD管均设置为准垂直结构，其工艺难度大，重复性难以保证，导致成品率降低，成本提高。

技术实现思路

[0007]针对现有技术的不足，本专利技术提供一种基于碳化硅衬底的氮化镓垂直器件，本专利技术还提供了上述器件的制备方法。本专利技术采用导电性SiC衬底上生长导电性缓冲层，从而直接将SiC衬底作为器件的漏端进行电极制备，不需要采用刻蚀或者是衬底剥离来实现垂直器件的制备。
[0008]本专利技术的技术方案如下：
[0009]一种基于碳化硅衬底的氮化镓垂直器件，包括n
+
型SiC衬底(1)，位于n
+
型SiC衬底上为n
+
型GaN层(2)，n
+
型GaN层上方为无掺杂GaN层(3)，无掺杂GaN层上方为p型GaN层(4)，p型GaN层上方为p
+
型GaN层(5)，器件进行区域刻蚀，从上方刻蚀至无掺杂GaN层，p
+
型GaN层上方为阳极金属(6)，n
+
型SiC衬底下方为阴极金属(7)，阳极金属、p
+
型GaN层、无掺杂GaN层上方覆盖有开孔的SiO2钝化层，SiO2钝化层开孔处设有阳极金属场版。
[0010]根据本专利技术优选的，所述n
+
型GaN层(2)的厚度为10～2000nm，掺杂元素为Si，掺杂浓度为1
×
10
18
～1
×
10
20
cm
‑3,进一步优选的，n
+
型GaN层(2)的厚度为1000nm，掺杂元素为Si，掺杂浓度为1
×
10
19
cm
‑3。
[0011]根据本专利技术优选的，所述无掺杂GaN层(3)的厚度为1～100μm，进一步优选的，无掺杂GaN层(3)的厚度为3μm。
[0012]根据本专利技术优选的，所述p型GaN层(4)的厚度为50～2000nm，掺杂元素为Mg，掺杂浓度为1
×
10
17
～1
×
10
19
cm
‑3，进一步优选的，p型GaN层(4)的厚度为500nm，掺杂元素为Mg，掺杂浓度为1
×
10
18
cm
‑3。
[0013]根据本专利技术优选的，所述p
+
型GaN层(5)的厚度为10～200nm，掺杂元素为Mg，掺杂浓度为1
×
10
19
～1
×
10
21
cm
‑3，进一步优选的，p
+
型GaN层(5)的厚度为50nm，掺杂元素为Mg，掺杂浓度为1
×
10
20
cm
‑3。
[0014]根据本专利技术优选的，所述的阴极金属(7)的材料为Ni、Ni/Au合金、Ti/Au合金中的任意一种，进一步优选的，阴极金属(7)的材料为Ni。
[0015]根据本专利技术优选的，所述的阳极金属(6)的材料为Ni/Au合金、Pd/Au合金、Al/Au合金中的任意一种，进一步优选的，阳极金属(6)的材料为Ni/Au合金。
[0016]根据本专利技术优选的，所述的阳极金属场版的材料为Ni/Au合金或Ti/Au合金，进一步优选的，阳极金属场版的材料为Ni/A本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅衬底上氮化镓垂直器件，其特征在于，包括n
+
型SiC衬底，位于n
+
型SiC衬底上为n
+
型GaN层，n
+
型GaN层上方为无掺杂GaN层，无掺杂GaN层上方为p型GaN层，p型GaN层上方为p
+
型GaN层，器件进行区域刻蚀，从上方刻蚀至无掺杂GaN层，p
+
型GaN层上方为阳极金属，n
+
型SiC衬底下方为阴极金属，阳极金属、p
+
型GaN层、无掺杂GaN层上方覆盖有开孔的SiO2钝化层，SiO2钝化层开孔处设有阳极金属场版。2.根据权利要求1所述的碳化硅衬底上氮化镓垂直器件，其特征在于，所述基于碳化硅衬底的氮化镓垂直器件包括下列条件之一种或多种：(1)n
+
型GaN层的厚度为10～2000nm，掺杂元素为Si，掺杂浓度为1
×
10
18
～1
×
10
20
cm
‑3；(2)无掺杂GaN层的厚度为1～100μm；(3)p型GaN层的厚度为50～2000nm，掺杂元素为Mg，掺杂浓度为1
×
10
17
～1
×
10
19
cm
‑3；(4)p
+
型GaN层的厚度为10～200nm，掺杂元素为Mg，掺杂浓度为1
×
10
19
～1
×
10
21
cm
‑3；(5)阴极金属的材料为Ni、Ni/Au合金、Ti/Au合金中的任意一种；(6)阳极金属的材料为Ni/Au合金、Pd/Au合金、Al/Au合金中的任意一种；(7)阳极金属场版的材料为Ni/Au合金或Ti/Au合金。3.根据权利要求2所述的碳化硅衬底上氮化镓垂直器件，其特征在于，n
+
型GaN层的厚度为1000nm，掺杂元素为Si，掺杂浓度为1
×
10
19
cm
‑3；无掺杂GaN层的厚度为3μm；p型GaN层的厚度为500nm，掺杂元素为Mg，掺杂浓度为1
×
10
18
cm
‑3；p
+
型GaN层的厚度为50nm，掺杂元素为Mg，掺杂浓度为1
×
10
20
cm
‑3。4.一种制备权利要求1所述碳化硅衬底上氮化镓垂直器件的制备方法，其特征在于，包括以下步骤：S1、在n
+
型SiC衬底上依次外延生长n
+
型GaN层、无掺杂GaN层、p型GaN层、p
+
型GaN层；S2、通过干法刻蚀进行台面刻蚀，刻蚀深度终点位于无掺杂Ga...

【专利技术属性】
技术研发人员：崔鹏，罗鑫，韩吉胜，钟宇，徐明升，汉多科，
申请(专利权)人：山东大学，
类型：发明
国别省市：