多CPU通信系统和方法、电子设备、存储介质技术方案

本发明专利技术公开了一种多CPU通信系统和方法、电子设备、存储介质，涉及计算机系统技术领域。多CPU通信系统包括：第一CPU；第二CPU；通信模块，包括若干个第一FIFO、若干个第二FIFO和寄存器组；所述第一FIFO用于存储所述第一CPU发送给所述第二CPU的数据；所述第二FIFO用于存储所述第二CPU发送给所述第一CPU的数据。根据本发明专利技术实施例的多CPU通信系统，在一个系统内集成了多个CPU，并设计了一个通信模块用于CPU之间的通信，从而实现多个CPU之间的快速、高效通信，进而提升系统的运算能力和处理效率，充分发挥多个CPU的优势。分发挥多个CPU的优势。分发挥多个CPU的优势。

【技术实现步骤摘要】
多CPU通信系统和方法、电子设备、存储介质


[0001]本专利技术涉及计算机系统
，尤其是涉及一种多CPU通信系统和方法、电子设备、存储介质。

技术介绍

[0002]目前，很多电子产品的内部仅有一个CPU，用于负责该电子产品的整个运作过程。然而，随着计算机技术的发展，以及人们对计算机运算能力的要求不断提高，只有一个CPU的系统的运算能力和处理效率越来越难以满足需求。为此，我们可以考虑设计一个具有两个CPU甚至是更多个CPU的系统，来提升系统的运算能力；但是，由于每个CPU都有自身的独享内存，并不能直接访问其他CPU的存储器，这也就导致了多个CPU之间的通信较为困难，无法有效发挥多个CPU的优势。

技术实现思路

[0003]本专利技术旨在至少解决现有技术中存在的技术问题之一。为此，本专利技术提出了一种多CPU通信系统和系统、电子设备和存储介质，能够通过在系统内设置多个CPU，提升系统的运算能力和处理效率，且多个CPU之间的通信便捷高效。
[0004]一方面，根据本专利技术实施例的多CPU通信系统，包括：
[0005]第一CPU；
[0006]第二CPU；
[0007]通信模块，包括若干个第一FIFO、若干个第二FIFO和寄存器组；所述第一FIFO用于存储所述第一CPU发送给所述第二CPU的数据；所述第二FIFO用于存储所述第二CPU发送给所述第一CPU的数据；
[0008]当所述第一CPU通过所述寄存器组向所述第一FIFO写入数据时，所述通信模块发送第一中断信号给所述第二CPU，以使所述第二CPU通过所述寄存器组读取所述第一FIFO的数据；或者，所述第二CPU通过轮询的方式查询所述第一FIFO的状态，当所述第二CPU查询到所述第一CPU向所述第一FIFO写入数据时，所述第二CPU通过所述寄存器组读取所述第一FIFO的数据；
[0009]当所述第二CPU通过所述寄存器组向所述第二FIFO写入数据时，所述通信模块发送第二中断信号给所述第一CPU，以使所述第一CPU通过所述寄存器组读取所述第二FIFO的数据；或者，所述第一CPU通过轮询的方式查询所述第二FIFO的状态，当所述第一CPU查询到所述第二CPU向所述第二FIFO写入数据时，所述第一CPU通过所述寄存器组读取所述第二FIFO的数据。
[0010]根据本专利技术的一些实施例，所述通信模块还包括第一过滤单元和第二过滤单元，所述第一过滤单元用于对所述第一CPU写入所述第一FIFO的数据进行过滤，所述第二过滤单元用于对所述第二CPU写入所述第二FIFO的数据进行过滤。
[0011]根据本专利技术的一些实施例，所述第一CPU写入所述第一FIFO的数据包括所述第一
CPU的第一标识、所述第二CPU的第二标识、数据长度以及数据内容；所述第二CPU写入所述第二FIFO的数据包括所述第二CPU的第二标识、所述第一CPU的第一标识、数据长度以及数据内容。
[0012]根据本专利技术的一些实施例，所述第一FIFO包括：
[0013]数据写入单元，用于获取所述第一CPU发送的数据；
[0014]FIFO存储单元，用于根据所述数据写入单元所发送的写信号，将所述数据写入并存储；
[0015]数据读出单元，用于将所述数据从所述FIFO存储单元中读出，并发送至所述第二CPU。
[0016]根据本专利技术的一些实施例，所述第一FIFO还包括：
[0017]计数器，用于对所述写信号进行计数，产生计数值；
[0018]比较单元，用于将所述计数值与所述FIFO存储单元的存储量进行比较，并在所述计数值等于所述存储量时，发送中止信号给所述第一CPU；
[0019]当所述数据读出单元将所述FIFO存储单元的数据全部读出时，所述第二CPU发送复位信号给所述计数器。
[0020]另一方面，根据本专利技术实施例的多CPU通信方法，包括以下步骤：
[0021]第一CPU通过寄存器组向第一FIFO写入数据；
[0022]通信模块发送第一中断信号给第二CPU，以使所述第二CPU通过所述寄存器组读取所述第一FIFO的数据；或者，
[0023]所述第二CPU通过轮询的方式查询所述第一FIFO的状态，当所述第二CPU查询到所述第一CPU向所述第一FIFO写入数据时，所述第二CPU通过所述寄存器组读取所述第一FIFO的数据。
[0024]根据本专利技术的一些实施例，所述多CPU通信方法还包括以下步骤：
[0025]所述第二CPU通过所述寄存器组向第二FIFO写入数据；
[0026]所述通信模块发送第二中断信号给所述第一CPU，以使所述第一CPU通过所述寄存器组读取所述第二FIFO的数据；或者，
[0027]所述第一CPU通过轮询的方式查询所述第二FIFO的状态，当所述第一CPU查询到所述第二CPU向所述第二FIFO写入数据时，所述第一CPU通过所述寄存器组读取所述第二FIFO的数据。
[0028]根据本专利技术的一些实施例，所述第一CPU写入所述第一FIFO的数据包括所述第一CPU的第一标识、所述第二CPU的第二标识、数据长度以及数据内容；所述第二CPU写入所述第二FIFO的数据包括所述第二CPU的第二标识、所述第一CPU的第一标识、数据长度以及数据内容。
[0029]另一方面，根据本专利技术实施例的电子设备，包括：
[0030]存储器，用于存储程序指令；
[0031]处理器，用于调用所述存储器中存储的程序指令，按照获得的程序指令执行上述实施例的多CPU通信方法。
[0032]另一方面，根据本专利技术实施例的存储介质，所述存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行上述实施例所述的多CPU通信方法。
[0033]根据本专利技术实施例的多CPU通信系统、方法、电子设备和存储介质，至少具有如下有益效果：通过设计一个通信模块，能够用于两个CPU甚至是更多个CPU之间的数据交互；通信模块内部包含若干个第一FIFO和若干个第二FIFO，第一FIFO用于存储第一CPU发送给第二CPU的数据，第二FIFO用于存储第二CPU发送给第一CPU的数据；一个CPU可以通过中断信号或者是轮询的方式，得知并获取另一个CPU发送过来的数据。根据本专利技术实施例的多CPU通信系统，在一个系统内集成了多个CPU，并能够实现多个CPU之间的快速、高效通信，从而提升系统的运算能力和处理效率，充分发挥多个CPU的优势。
[0034]本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
附图说明
[0035]本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
[0036]图1为本专利技术实施例的多CPU通信系统的结构示意图；
[0037]图2为本专利技术实施例的数据格式的示意图；
[0038]图3为本专利技术实施例的第一FIFO的结构示意图；<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多CPU通信系统，其特征在于，包括：第一CPU；第二CPU；通信模块，包括若干个第一FIFO、若干个第二FIFO和寄存器组；所述第一FIFO用于存储所述第一CPU发送给所述第二CPU的数据；所述第二FIFO用于存储所述第二CPU发送给所述第一CPU的数据；当所述第一CPU通过所述寄存器组向所述第一FIFO写入数据时，所述通信模块发送第一中断信号给所述第二CPU，以使所述第二CPU通过所述寄存器组读取所述第一FIFO的数据；或者，所述第二CPU通过轮询的方式查询所述第一FIFO的状态，当所述第二CPU查询到所述第一CPU向所述第一FIFO写入数据时，所述第二CPU通过所述寄存器组读取所述第一FIFO的数据；当所述第二CPU通过所述寄存器组向所述第二FIFO写入数据时，所述通信模块发送第二中断信号给所述第一CPU，以使所述第一CPU通过所述寄存器组读取所述第二FIFO的数据；或者，所述第一CPU通过轮询的方式查询所述第二FIFO的状态，当所述第一CPU查询到所述第二CPU向所述第二FIFO写入数据时，所述第一CPU通过所述寄存器组读取所述第二FIFO的数据。2.根据权利要求1所述的多CPU通信系统，其特征在于，所述通信模块还包括第一过滤单元和第二过滤单元，所述第一过滤单元用于对所述第一CPU写入所述第一FIFO的数据进行过滤，所述第二过滤单元用于对所述第二CPU写入所述第二FIFO的数据进行过滤。3.根据权利要求1所述的多CPU通信系统，其特征在于，所述第一CPU写入所述第一FIFO的数据包括所述第一CPU的第一标识、所述第二CPU的第二标识、数据长度以及数据内容；所述第二CPU写入所述第二FIFO的数据包括所述第二CPU的第二标识、所述第一CPU的第一标识、数据长度以及数据内容。4.根据权利要求1所述的多CPU通信系统，其特征在于，所述第一FIFO包括：数据写入单元，用于获取所述第一CPU发送的数据；FIFO存储单元，用于根据所述数据写入单元所发送的写信号，将所述数据写入并存储；数据读出单元，用于将所述数据从所述FIFO存储单元中读出，并发送至所述第二CPU。5.根据权利要求4所述的多CPU通信系统，其特征在于，所述第一FIFO还包括...

【专利技术属性】
技术研发人员：伍思宁，刘弋波，赖鼐，龚晖，
申请(专利权)人：珠海妙存科技有限公司，
类型：发明
国别省市：