制造半导体器件的方法技术

本公开的各种实施例涉及一种制造半导体器件的方法。第一栅极电极经由包含金属元素的第一绝缘膜形成于半导体衬底上。侧壁绝缘膜形成于第一栅极电极的侧表面上。第二栅极电极经由第二绝缘膜形成于半导体衬底上。第二栅极电极被形成为经由第二绝缘膜与第一栅极电极邻近。第二绝缘膜由具有第三绝缘膜、具有电荷累积功能的第四绝缘膜和第五绝缘膜的堆叠膜制成。第三绝缘膜由于通过热氧化处理对半导体衬底的部分进行氧化而形成于半导体衬底上，并且由于通过热氧化处理对所述侧壁绝缘膜进行氧化而形成于第一栅极电极的侧表面上。化而形成于第一栅极电极的侧表面上。化而形成于第一栅极电极的侧表面上。

【技术实现步骤摘要】
制造半导体器件的方法

技术介绍

[0001]EEPROM(电可擦除和可编程只读存储器)已被广泛用作能够电写入和擦除的非易失性半导体存储设备。以当前广泛使用的闪速存储器为代表的这些存储设备具有导电浮栅电极或被MISFET的栅极电极下方的氧化物膜包围的捕获绝缘膜，并且浮栅或捕获绝缘膜中的电荷累积状态被用作存储信息，并且电荷累积状态被读取为晶体管的阈值。捕获绝缘膜是指能够累积电荷的绝缘膜，并且作为示例，捕获绝缘膜为氮化硅膜等。通过将电荷注入并释放到这样的电荷存储区域中，MISFET(金属绝缘体半导体场效应晶体管)的阈值被移位，使得MISFET作为存储设备操作。当诸如氮化硅膜的捕获绝缘膜用作电荷存储区域时，与导电浮栅膜被用作电荷存储区域的情况相比，它具有如下优点，诸如具有优异的数据保持可靠性以便离散地累积电荷，以及在氮化硅膜的顶部和底部上薄化氧化物膜以便在数据保持的可靠性方面优异，以及降低写入和擦除操作的电压是可能的。
[0002]日本未审查专利申请公开第2008
‑
41832号公开了一种与具有非易失性存储器的半导体器件相关的技术。
[0003]下面列出了公开的技术。
[0004][专利文献1]日本未审查专利申请公开第2008
‑
41832号

技术实现思路

[0005]关于具有存储器元件的半导体器件，期望提高其性能。
[0006]其他问题和新颖特征将从本文的描述和附图中变得明显。
[0007]根据实施例，提供了一种制造半导体器件的方法，包括：(a)制备半导体衬底；b)经由包含金属元素的第一绝缘膜在半导体衬底上形成用于非易失性存储器的存储器元件的第一栅极电极；(c)在(b)之后，在第一栅极电极的侧表面上形成侧壁绝缘膜；以及(d)在(c)之后，经由第二绝缘膜在半导体衬底上形成用于存储器元件的第二栅极电极。此处，在(d)中，第二栅极电极被形成为经由第二绝缘膜与第一栅极电极邻近。第二绝缘膜由具有第三绝缘膜、第四绝缘膜和第五绝缘膜的堆叠膜制成，该第四绝缘膜具有电荷累积功能。(d)包括：(d1)通过热氧化处理形成第三绝缘膜；(d2)在第三绝缘膜上形成第四绝缘膜；以及(d3)在第四绝缘膜上形成第五绝缘膜。在(d1)中，位于第二栅极电极与半导体衬底之间的第三绝缘膜由于通过热氧化处理对半导体衬底的部分进行氧化而形成，并且位于第二栅极电极与第一栅极电极之间的第三绝缘膜由于通过热氧化处理对侧壁绝缘膜进行氧化而形成。
[0008]根据另一实施例，提供了一种制造半导体器件的方法，包括：(a)制备半导体衬底；b)经由包含金属元素的第一绝缘膜在半导体衬底上形成用于非易失性存储器的存储器元件的第一栅极电极；(c)在(b)之后，在第一栅极电极的侧表面上形成侧壁绝缘膜；以及(d)在(c)之后，经由第二绝缘膜在半导体衬底上形成用于存储器元件的第二栅极电极。此处，在(d)中，第二栅极电极被形成为经由第二绝缘膜与第一栅极电极邻近。第二绝缘膜由具有第三绝缘膜、第四绝缘膜和第五绝缘膜的堆叠膜制成，该第四绝缘膜具有电荷累积功能。(d)包括：(d1)通过热氧化处理形成第三绝缘膜；(d2)在第三绝缘膜上形成第四绝缘膜；以
及d3)在第四绝缘膜上形成第五绝缘膜。在(d1)中，位于第二栅极电极与半导体衬底之间的第三绝缘膜由于通过热氧化处理对半导体衬底的部分进行氧化而形成，并且位于第二栅极电极与第一栅极电极之间的第三绝缘膜由于通过热氧化处理对侧壁绝缘膜的部分进行氧化而形成。
附图说明
[0009]图1是实施例的半导体器件的制造工艺期间的主要部分的截面图。
[0010]图2是在图1之后的半导体器件的制造工艺期间的主要部分的截面图。
[0011]图3是在图2之后的半导体器件的制造工艺期间的主要部分的截面图。
[0012]图4是在图3之后的半导体器件的制造工艺期间的主要部分的截面图。
[0013]图5是在图4之后的半导体器件的制造工艺期间的主要部分的截面图。
[0014]图6是在图5之后的半导体器件的制造工艺期间的主要部分的截面图。
[0015]图7是在图6之后的半导体器件的制造工艺期间的主要部分的截面图。
[0016]图8是在图7之后的半导体器件的制造工艺期间的主要部分的截面图。
[0017]图9是在图8之后的半导体器件的制造工艺期间的主要部分的截面图。
[0018]图10是在图9之后的半导体器件的制造工艺期间的主要部分的截面图。
[0019]图11是在图10之后的半导体器件的制造工艺期间的主要部分的截面图。
[0020]图12是在图11之后的半导体器件的制造工艺期间的主要部分的截面图。
[0021]图13是在图12之后的半导体器件的制造工艺期间的主要部分的截面图。
[0022]图14是在图13之后的半导体器件的制造工艺期间的主要部分的截面图。
[0023]图15是在图14之后的半导体器件的制造工艺期间的主要部分的截面图。
[0024]图16是在图15之后的半导体器件的制造工艺期间的主要部分的截面图。
[0025]图17是在图16之后的半导体器件的制造工艺期间的主要部分的截面图。
[0026]图18是在图17之后的半导体器件的制造工艺期间的主要部分的截面图。
[0027]图19是在图18之后的半导体器件的制造工艺期间的主要部分的截面图。
[0028]图20是研究示例的半导体器件的制造工艺期间的主要部分的截面图。
[0029]图21是在图20之后的半导体器件的制造工艺期间的主要部分的截面图。
[0030]图22是在图21之后的半导体器件的制造工艺期间的主要部分的截面图。
[0031]图23是另一实施例的半导体器件的制造工艺期间的主要部分的截面图。
[0032]图24是在图23之后的半导体器件的制造工艺期间的主要部分的截面图。
[0033]图25是在图24之后的半导体器件的制造工艺期间的主要部分的截面图。
[0034]图26是在图25之后的半导体器件的制造工艺期间的主要部分的截面图。
具体实施方式
[0035]在下面描述的实施例中，为了方便起见，当需要时，将在多个部分或实施例中描述本专利技术。然而，除非另有说明，否则这些部分或实施例并非彼此无关，并且其中一个部分或全部与另一部分相关，作为其修改示例、细节或补充说明。
[0036]此外，在下面描述的实施例中，当参考元件的数量(包括件数、值、数量、范围等)时，除非另有说明，否则元件的数量不限于特定数量，或者除非该数量原则上明显限于特定
数量。大于或小于指定数量的数量也适用。
[0037]此外，在下面描述的实施例中，不用说，除非另有说明或除非部件在原则上显然是不可或缺的，否则部件(包括元件步骤)并不总是不可或缺的。
[0038]类似地，在下面描述的实施例中，当提及部件的形状、其位置关系等时，除非另有说明或可以设想其在原则上被明显排除的情况，否本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，所述半导体器件具有非易失性存储器的存储器元件，包括：(a)制备半导体衬底；(b)经由包含金属元素的第一绝缘膜在所述半导体衬底上形成用于所述存储器元件的第一栅极电极；(c)在所述(b)之后，在所述第一栅极电极的侧表面上形成侧壁绝缘膜；(d)在所述(c)之后，经由第二绝缘膜在所述半导体衬底上形成用于所述存储器元件的第二栅极电极，其中，在所述(d)中，所述第二栅极电极被形成为经由所述第二绝缘膜与所述第一栅极电极邻近，其中所述第二绝缘膜包括具有第三绝缘膜、第四绝缘膜和第五绝缘膜的堆叠膜，其中所述(d)包括：(d1)通过热氧化处理形成所述第三绝缘膜；(d2)在所述第三绝缘膜上形成所述第四绝缘膜；以及(d3)在所述第四绝缘膜上形成所述第五绝缘膜，其中所述第四绝缘膜是具有电荷累积功能的绝缘膜，以及其中，在所述(d1)中，位于所述第二栅极电极与所述半导体衬底之间的所述第三绝缘膜由于通过所述热氧化处理对所述半导体衬底的部分进行氧化而形成，并且位于所述第二栅极电极与所述第一栅极电极之间的所述第三绝缘膜由于通过所述热氧化处理对所述侧壁绝缘膜进行氧化而形成。2.根据权利要求1所述的制造半导体器件的方法，其中所述侧壁绝缘膜由氮化硅制成。3.根据权利要求1所述的制造半导体器件的方法，其中在所述(d1)中形成的所述第三绝缘膜与所述第一栅极电极的所述侧表面接触。4.根据权利要求1所述的制造半导体器件的方法，其中，在所述(c)中，所述侧壁绝缘膜被形成为覆盖所述第一绝缘膜的所述侧表面。5.根据权利要求1所述的制造半导体器件的方法，其中所述(d1)中的所述热氧化处理是ISSG氧化工艺。6.根据权利要求1所述的制造半导体器件的方法，其中所述第一绝缘膜包含铪、铝或锆。7.根据权利要求1所述的制造半导体器件的方法，其中所述第三绝缘膜由氧化硅制成，其中所述第四绝缘膜由氮化硅制成，并且其中所述第五绝缘膜由氧化硅制成。8.根据权利要求1所述的制造半导体器件的方法，其中所述第三绝缘膜和所述第五绝缘膜的每个带隙大于所述第四绝缘膜的带隙。9.根据权利要求1所述的制造半导体器件的方法，还包括：(e)在所述(d)之后，在所述半导体衬底中形成用于所述存储器元件的源极或漏极的半导体区域。
10.一种制造半导体器件的方法，...

【专利技术属性】
技术研发人员：川嶋祥之，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：