芯片封装结构及芯片封装方法技术

本发明专利技术公开了一种芯片封装结构以及芯片封装方法，芯片封装结构包括引线框架，芯片，导热体以及塑封体。引线框架包括基岛以及位于基岛外围的引脚，基岛具有一焊接面，引脚具有焊接部，基岛的焊接面与引脚的焊接部的顶面位于同一平面上；芯片倒装于基岛的焊接面上，并电连接引脚的焊接部；导热体设置于基岛背离芯片的表面上；塑封体包覆芯片并暴露出引脚。本发明专利技术的芯片封装结构及芯片封装方法，能够替代当前难度大的垂直工艺加平面工艺的高边开关领域封装，降低对Fab厂工艺能力的要求，同时提高芯片的过流能力。芯片的过流能力。芯片的过流能力。

【技术实现步骤摘要】
芯片封装结构及芯片封装方法


[0001]本专利技术是关于芯片封装
，特别是关于一种高边开关领域的芯片封装结构及芯片封装方法。

技术介绍

[0002]目前，高边开关领域的芯片的封装，采用的主要封装工艺为：Fab厂使用垂直工艺加平面工艺相结合的方式，实现两个电位从不同方位引出，降低封装寄生，提高芯片散热能力。其中，垂直工艺为：将一个电位直接引到晶背，晶背通过蒸镀方式背银，方便后面封装焊接；平面工艺为：另一电位引到芯片正面，通过传统工艺与外界互连。但该平面加垂直封装技术工艺难度很大，成本较高，且目前市场上能够实现这种封装工艺的fab厂相对较少。其次，晶圆背面为了能够导电，需要通过蒸镀方式背银，这种蒸镀方式背银会导致晶圆成本明显上升。
[0003]同时，传统领域的SSOP(ShrinkSmall
‑
OutlinePackage，即窄间距小外型塑封)使用的引线框架是通过E
‑
pad进行散热的。为了使得E
‑
pad突出，引线框架的基岛位置会有折弯下沉(downset)。基岛的折弯下沉使得芯片做倒装(FC)封装时，会导致芯片焊接凸起下方的焊接面不平，无法实现倒装(FC)工艺，因此传统的SSOP无法进行倒装封装。
[0004]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0005]本专利技术的目的在于提供一种芯片封装结构及芯片封装方法，其能够替代当前难度大的垂直工艺加平面工艺的高边开关领域封装，降低对Fab厂工艺能力的要求，同时提高芯片的过流能力。
[0006]为实现上述目的，本专利技术的实施例提供了一种芯片封装结构，包括引线框架，芯片，导热体以及塑封体。所述引线框架包括基岛以及位于所述基岛外围的引脚，所述基岛具有一焊接面，所述引脚具有焊接部，所述基岛的焊接面与所述引脚的焊接部的顶面位于同一平面上；所述芯片倒装于所述基岛的焊接面上，并电连接所述引脚的焊接部，所述芯片在引线框架上的投影覆盖所述基岛的焊接面以及所述引脚的焊接部；所述导热体设置于所述基岛背离所述芯片的表面上；所述塑封体包覆所述芯片并暴露出所述引脚。
[0007]在本专利技术的一个或多个实施方式中，所述基岛延伸于同一平面内，所述引脚的焊接部位于该同一平面内。
[0008]在本专利技术的一个或多个实施方式中，所述导热体焊接或者铆接于所述基岛表面。
[0009]在本专利技术的一个或多个实施方式中，暴露于所述塑封体外的引脚折弯设置。
[0010]在本专利技术的一个或多个实施方式中，所述引脚的末端在导热体的厚度方向上凸伸于所述导热体的外表面。
[0011]在本专利技术的一个或多个实施方式中，暴露于所述塑封体外的引脚的表面形成有镀
银层。
[0012]在本专利技术的一个或多个实施方式中，所述芯片具有相对设置的第一表面和第二表面，所述第一表面的中部形成有第一电位区，所述第一电位区内分布有多个第一电位，所述第一表面的边缘围绕所述第一电位区形成有第二电位区，所述第二电位区内分布有多个第二电位；所述第一电位电连接所述基岛的焊接面，所述第二电位电连接所述引脚的焊接部。
[0013]本专利技术的实施例还提供了一种芯片封装方法，包括：提供引线框架，所述引线框架包括基岛以及位于所述基岛外围的引脚，所述基岛具有一焊接面，所述引脚具有焊接部，所述基岛的焊接面与所述引脚的焊接部的顶面位于同一平面上；提供导热体，将所述导热体设置于所述基岛背离所述焊接面的表面；提供芯片，将所述芯片倒装于所述基岛焊接面以及所述引脚的焊接部上；对所述芯片进行塑封，并暴露出所述引脚。
[0014]在本专利技术的一个或多个实施方式中，芯片封装方法还包括：对暴露于塑封体外的引脚进行折弯设置的步骤。
[0015]在本专利技术的一个或多个实施方式中，对暴露于塑封体外的引脚进行折弯设置的步骤之前，还包括：对暴露于塑封体外的引脚进行镀银的步骤。
[0016]在本专利技术的一个或多个实施方式中，对所述芯片进行塑封的同时，对所述导热体进行部分塑封，所述导热体部分暴露于塑封体外。
[0017]与现有技术相比，根据本专利技术实施方式的芯片封装结构及芯片封装方法，仅通过平面工艺即可满足高边开关的封装，降低对Fab厂工艺能力的要求。
[0018]根据本专利技术实施方式的芯片封装结构及芯片封装方法，通过设置导热体，消除引线框架的折弯下沉，使得倒装芯片的焊接凸起下方的焊接面平整，实现SSOP的FC封装。
[0019]根据本专利技术实施方式的芯片封装结构及芯片封装方法，通过芯片倒装可以减小原封装工艺的寄生电阻，提高过流能力。
[0020]根据本专利技术实施方式的芯片封装结构及芯片封装方法，通过引线框架基岛的平整化设置，能够使SSOP适用于FC封装；通过平面工艺加上FC
‑
SSOP封装，并且调整芯片的焊接凸起的面积占比，能实现更好的散热性能。
附图说明
[0021]图1是根据本专利技术一实施方式的芯片封装结构的示意图；
[0022]图2是根据本专利技术一实施方式的芯片封装方法的工艺流程图；
[0023]图3a
‑
图3f是根据本专利技术一实施方式的芯片封装方法的工艺步骤结构示意图。
具体实施方式
[0024]下面结合附图，对本专利技术的具体实施方式进行详细描述，但应当理解本专利技术的保护范围并不受具体实施方式的限制。
[0025]除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
[0026]如
技术介绍
所言，现有的高边开关领域的芯片的封装，为了减小芯片封装的寄生电阻，通常是使用垂直工艺加平面工艺相结合的方式，将芯片上的两个电位从不同方位引
出，其中，顶层的电位通过引线方式与引线框架的引脚电连接，芯片中部的电位通过垂直工艺引出至芯片的底面，再通过底面镀银的方式与引线框架的基岛电连接，以提高芯片散热能力。但是该封装工艺较为繁杂，工艺复杂度高且工艺技术难度大，由于还需要背银(背面镀银)以实现晶圆背面导电，封装成本昂贵。
[0027]为了解决上述技术问题，本专利技术提出了采用倒装工艺进行芯片的封装，能够减小原垂直工艺加平面工艺的封装工艺的寄生电容，提高封装结构的过流能力。同时，因传统的SSOP封装，由于其因散热需要，会将引线框架的基岛位置折弯下沉，将E
‑
pad突出。折弯下沉的基岛，在与芯片进行倒装结合的过程中，会导致芯片焊接凸起下方的焊接面的不平整，无法实现芯片的倒装(FC)工艺。因此，本专利技术又针对这个问题，提供了一种芯片封装结构及芯片封装方法，消除引线框架的折弯下沉，使得引线框架的基岛以及引脚平整化，使得倒装芯片的焊接凸起下方的焊接面平整，实现SSOP的FC封装。
[0028]如图1所示，根据本发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：引线框架，其包括基岛以及位于所述基岛外围的引脚，所述基岛具有一焊接面，所述引脚具有焊接部，所述基岛的焊接面与所述引脚的焊接部的顶面位于同一平面上；芯片，倒装于所述基岛的焊接面上，并电连接所述引脚的焊接部，所述芯片在引线框架上的投影覆盖所述基岛的焊接面以及所述引脚的焊接部；导热体，设置于所述基岛背离所述芯片的表面上；塑封体，包覆所述芯片并暴露出所述引脚。2.如权利要求1所述的芯片封装结构，其特征在于，所述基岛延伸于同一平面内，所述引脚的焊接部位于该同一平面内。3.如权利要求1所述的芯片封装结构，其特征在于，所述导热体焊接或者铆接于所述基岛表面。4.如权利要求1所述的芯片封装结构，其特征在于，暴露于所述塑封体外的引脚折弯设置。5.如权利要求4所述的芯片封装结构，其特征在于，所述引脚的末端在导热体的厚度方向上凸伸于所述导热体的外表面。6.如权利要求1所述的芯片封装结构，其特征在于，暴露于所述塑封体外的引脚的表面形成有镀银层。7.如权利要求1所述的芯片封装结构，其特征在于，所述芯片具有相对设置的第一表面和第二表面，所述第一...

【专利技术属性】
技术研发人员：吴佳峰，请求不公布姓名，请求不公布姓名，沈彦旭，
申请(专利权)人：思瑞浦微电子科技上海有限责任公司，
类型：发明
国别省市：