EUV光掩模及其制造方法技术

EUV光掩模及其制造方法。一种用于极紫外(EUV)光刻的光掩模，包括电路图案和设置在电路图案周围并连接到电路图案的亚分辨率辅助图案。亚分辨率辅助图案的尺寸在从10nm到50nm的范围内。的范围内。的范围内。

【技术实现步骤摘要】
EUV光掩模及其制造方法


[0001]本公开总体涉及EUV光掩模及其制造方法。

技术介绍

[0002]光刻操作是半导体制造工艺中的关键操作之一。光刻技术包括紫外光刻、深紫外光刻和极紫外光刻(EUVL)。光掩模是光刻操作中的重要组件。利用高反射率部分和高吸收率部分制造具有高对比度的EUV光掩模是至关重要的。

技术实现思路

[0003]根据本公开的实施例，提供了一种用于极紫外(EUV)光刻的光掩模，所述光掩模包括：电路图案，以及亚分辨率辅助图案，设置在所述电路图案周围并连接到所述电路图案，其中，所述亚分辨率辅助图案的尺寸在从10nm到50nm的范围内。
[0004]根据本公开的实施例，提供了一种用于极紫外(EUV)光刻的光掩模，所述光掩模包括：衬底；反射多层结构，设置在所述衬底之上；帽盖层，设置在所述反射多层结构之上；以及吸收层，设置在所述帽盖层之上，其中：所述吸收层对于EUV光具有等于或小于0.95的折射率和等于或小于0.04的吸收系数k，并且所述光掩模包括：电路图案；以及背景强度抑制图案，设置在所述电路图案周围并连接到所述电路图案，所述背景强度抑制图案的尺寸小于包括在所述电路图案中的图案。
[0005]根据本公开的实施例，提供了一种用于极紫外(EUV)光刻的衰减相移掩模(APSM)，所述APSM包括：衬底；反射多层结构，设置在所述衬底之上；帽盖层，设置在所述反射多层结构之上；以及吸收层，设置在所述帽盖层之上，其中：所述吸收层对于EUV光具有大于5％的反射率，并且所述APSM包括：要形成为光致抗蚀剂图案的电路图案，以及不形成为光致抗蚀剂图案的亚分辨率辅助图案，设置在所述电路图案周围。
附图说明
[0006]当结合附图阅读时，从以下具体实施方式可以最好地理解本公开。需要强调的是，根据工业中的标准实践，各种特征未按比例绘制，并且仅用于说明的目的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意地增大或缩小了。
[0007]图1A和图1B示出了根据本公开的实施例的EUV反射光掩模。
[0008]图2A、图2B、图2C、图2D、图2E和图2F示意性地示出了根据本公开的实施例的制造EUV光掩模的方法。
[0009]图3A、图3B、图3C和图3D示意性地示出了根据本公开的实施例的制造EUV光掩模的方法。
[0010]图4A示出了根据本公开的实施例的EUV光掩模的平面图。图4B示出了根据本公开的实施例的EUV光掩模的截面图。
[0011]图5示出了图示出根据本公开的实施例的亚分辨率图案的背景强度抑制的模拟或
计算结果。
[0012]图6A、图6B和图6C示出了根据本公开的实施例的掩模图案的平面图。
[0013]图7A和图7B示出了根据本公开的实施例的亚分辨率辅助特征布局。
[0014]图8A是根据本公开的实施例的EUV光掩模的平面图(布局图)，并且图8B、图8C、图8D和图8E分别示出了根据本公开的实施例的EUV光掩模的与图8A的线X1、线X2、线Y1和线Y2相对应的截面图。图8F示出了根据本公开的实施例的EUV光掩模的与图8A的线Y2相对应的截面图。
[0015]图9示出了根据本公开的实施例的各种亚分辨率辅助特征。
[0016]图10A和图10B示出了根据本公开的实施例的光掩模数据产生装置。
[0017]图11A示出了制造半导体器件的方法的流程图，以及图11B、图11C、图11D和图11E示出了根据本公开的实施例的制造半导体器件的方法的顺序制造操作。
具体实施方式
[0018]应当理解，下面的公开内容提供了用于实现本专利技术的不同特征的许多不同的实施例或示例。以下描述组件和布置的特定实施例或示例以简化本公开。当然，这些仅是示例，而不旨在进行限制。例如，元件的尺寸不限于所公开的范围或值，而是可以取决于器件的工艺条件和/或所需特性。此外，在以下描述中，在第二特征之上或上形成第一特征可以包括第一和第二特征以直接接触的方式形成的实施例，并且还可以包括可在第一和第二特征之间可以形成附加特征使得第一和第二特征可能不直接接触的实施例。为了简单和清楚起见，各种特征可能是以不同的比例任意绘制的。
[0019]此外，本文可能使用了空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以便于描述附图中所示的一个要素或特征与另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用中或工作中处于除了附图中所示朝向之外的不同朝向。器件可以以其他方式定向(旋转90度或处于其他朝向)，并且本文使用的空间相关描述符也可以相应地解释。此外，术语“由...构成”可以表示“包括”或“由...组成”。在本公开中，短语“A、B和C中的一个”是指“A、B和/或C”(A、B、C、A和B、A和C、B和C、或者A、B和C)，除非另有说明，否则不是指来自A的一个元素，来自B的一个元素和来自C的一个元素。如关于一个实施例所解释的材料、配置、工艺和/或尺寸可以在其他实施例中采用并且可以省略其详细描述。在本公开中，标线、光掩模或掩模可互换地使用。
[0020]本公开的实施例提供了一种制造EUV光掩模的方法。EUV光刻(EUVL)使用的扫描仪使用波长在约1nm到约100nm(例如，13.5nm)的极紫外(EUV)区域中的光。掩模是EUVL系统的关键组件。因为光学材料对于EUV辐射是不透明的，所以EUV光掩模是反射掩模。电路图案形成在设置在反射结构之上的吸收层中。
[0021]EUV掩模包括二元掩模和相移掩模，并且相移掩模包括交替相移掩模和衰减相移掩模(APSM)。在APSM中，一些光阻挡图案(吸收层)被制成半透明或半反射的，这导致180度相变。在一些实施例中，EUV APSM的吸收层包括对于EUV光(例如，13.5nm)具有约0.95以下(并且大于约0.8)的折射率n和约0.04以下(并且大于约0.005)的吸收系数k的低n和低k EUV吸收层。在一些实施例中，吸收层25的反射率等于或大于约5％(并且小于约20％)。在这种情况下，高反射率APSM可能导致在光致抗蚀剂层上来自板吸收器图案的随机打印输出作
为背景光。在本公开中，亚分辨率辅助特征(SRAF)用于抑制来自吸收器图案的背景光。
[0022]图1A和图1B示出了根据本公开的实施例的EUV反射光掩模。图1A是平面图(从顶部看)，并且图1B是截面图。
[0023]在一些实施例中，EUV光掩模5包括衬底10、具有硅和钼的多个交替层的多层Mo/Si堆叠15、帽盖层20和吸收层25。在一些实施例中，抗反射层27可选地设置在吸收层25之上。此外，如图1B所示，背面导电层45形成在衬底10的背面。
[0024]在一些实施例中，衬底10由低热膨胀材料形成。在一些实施例中，衬底10是低热膨胀玻璃或石英，例如熔融硅石或熔融石英。在一些实施例中，低热膨胀玻璃衬底透射可见波长、接近可见光谱(近红外)的一部分红外波长和一部分紫外波长的光。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于极紫外(EUV)光刻的光掩模，所述光掩模包括：电路图案，以及亚分辨率辅助图案，设置在所述电路图案周围并连接到所述电路图案，其中，所述亚分辨率辅助图案的尺寸在从10nm到50nm的范围内。2.根据权利要求1所述的光掩模，其中，所述亚分辨率辅助图案包括间距等于或大于40nm且小于160nm的周期性图案。3.根据权利要求1所述的光掩模，其中，所述亚分辨率辅助图案包括宽度在从10nm到50nm范围内、且间距等于或大于40nm且小于160nm的周期性线图案。4.根据权利要求3所述的光掩模，其中，所述亚分辨率辅助图案的周期性线图案是形成在吸收层中的凹槽、沟槽或开口。5.根据权利要求4所述的光掩模，其中，所述电路图案包括宽度大于所述亚分辨率辅助图案的周期性线图案的宽度的周期性线图案。6.根据权利要求5所述的光掩模，其中：所述电路图案的周期性线图案沿第一方向延伸并沿与所述第一方向相交的第二方向相互平行排列，并且所述亚分辨率辅助图案的周期性线图案沿所述第一方向延伸并沿所述第二方向相互平行排列。7.根据权利要求5所述的光掩模，其中：所述电路图案的周期性线图案沿第一方向延伸并沿与所述第一方向相交的第二方向相互平行排列，并且所述亚分辨率辅助图案的周期性线图案沿所...

【专利技术属性】
技术研发人员：王圣闵，赖昱泽，谢艮轩，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：